
Appendix A. Core Interface Timing Characteristics
For More Information On This Product,
Go to: www.freescale.com
A-3
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsirowsd[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsicwrdata[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsoentb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsowrttb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsowlvt[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsorowst[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsoaddrt[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsosw”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsosv”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsoendb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsowrtdb[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsowtbyted[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsorowsd[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”nsocwrdata[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram0addr[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram0di[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram0web[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram0csb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram1addr[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram1di[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram1web[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”kram1csb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”krom0csb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”krom0addr[*]”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”krom1csb”)
set_output_delay { REGSETUP - 0.20 } -clock “VCLK” find(port,”krom1addr[*]”)
set_output_delay { REGSETUP + 0.30 + ( clk_logic_period * ( 1.00 - 0.00 ) ) } -
clock “VCLK” find(port,”pstddata[*]”)
set_output_delay { REGSETUP + 0.30 + ( clk_logic_period * ( 1.00 - 0.00 ) ) } -
clock “VCLK” find(port,”dsdo”)
/* Inputs */
set_input_delay { REGDELAY + ( clk_logic_period * 0.75 ) } -clock “VCLK”
find(port,”mclken”)
set_input_delay { 0.00 } -clock “VCLK” find(port,”mtmod[*]”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.50 ) } -clock “VCLK”
find(port,”bistrelease”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.50 ) } -clock “VCLK”
find(port,”bistmemory[*]”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.50 ) } -clock “VCLK”
find(port,”si[*]”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.00 ) } -clock “VCLK”
find(port,”se”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.50 ) } -clock “VCLK”
find(port,”tbsi[*]”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.20 ) } -clock “VCLK”
find(port,”tbsei”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.20 ) } -clock “VCLK”
find(port,”tbseo”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.00 ) } -clock “VCLK”
find(port,”tbte”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.10 ) } -clock “VCLK”
find(port,”mrdata[*]”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.15 ) } -clock “VCLK”
find(port,”mtab”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.15 ) } -clock “VCLK”
find(port,”mahb”)
set_input_delay { REGDELAY + ( clk_logic_period * 0.75 ) } -clock “VCLK”
find(port,”miplb[*]”)
F
Freescale Semiconductor, Inc.
n
.