參數(shù)資料
型號: V4ECFUM
英文描述: ColdFire CF4e Core User's Manual
中文描述: 核心的ColdFire CF4e用戶手冊
文件頁數(shù): 120/372頁
文件大小: 4286K
代理商: V4ECFUM
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁當前第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁
6-4
ColdFire CF4e Core User’s Manual
For More Information On This Product,
Go to: www.freescale.com
Instruction Fetch Pipeline (IFP)
— IB (instruction buffer)—(optional) Prefetched instructions can pass directly into
the OEP instruction registers, hiding IB from software in most cases.
Five-stage OEP with two optional write stages
— DS (decode and select)
— OAG (address generation)
— OC1 (operand fetch cycle 1)
— OC2 (operand fetch cycle 2)
— EX (execute)
— DA (write data available (operand write operations only)
— ST (store data (operand write operations only)
In summary, the OEP implements a five-stage design with limited superscalar instruction
issue capabilities to provide a cost-effective solution for the V4e core.
6.2 Instruction Fetch Pipeline (IFP)
The IFP generates instruction addresses and fetches. Because the fetch and execution
pipelines are decoupled by the eight-instruction FIFO instruction buffer (IB), the IFP can
prefetch instructions before the OEP needs them, minimizing stalls.
The IED stage provides early decoding, which effectively implements a hardware lookup
table. First, the 32 bits of fetched instruction data are separated into 16-bit parcels, the
minimum size for ColdFire instructions. Next, each parcel is used to index a hardware table
that provides a vector to decode fields that provide information such as instruction length,
data memory reference type, necessary register resources, and control information needed
early in the OEP DS stage. Finally, the instruction and its early decode information are
loaded into the instruction buffer or directly into the OEP. The early decode information
becomes the extended opword as it enters the OEP.
The primary IFP/OEP interface includes 48 bits of instruction (16-bit opword and two
optional 16-bit extension words) along with the extended opword containing the decode
vector. The IFP also supplies another 16-bit opword and its extended opword for the next
sequential instruction to the OEP to support the limited superscalar dispatch capabilities.
In addition to the prefetch function, the IFP improves the performance of change-of-flow
operations through the following:
8-entry, direct-mapped branch cache unit (BCU). Associates branch instruction
addresses with the target address for taken conditional branch instructions (Bcc).
Each entry includes a 2-bit, four-state branch prediction value that predicts a Bcc
instruction to be strongly or weakly taken or not taken. Branch folding of the branch
cache entry allows zero-cycle Bcc execution times for correctly predicted taken
branches. To maximize effectiveness of the small direct-mapped branch cache, a
hashed address indexes into the cache. The hashed address is generated as follows:
hashedBcuAddress[2:0] = IfpAddr[7:5] XOR IfpAddr[4:2]
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料
PDF描述
V4F-1J-01V HYBRIDKARTENLESER
V4F-1J-01V565246 READER CARD
V4NS MICROSWITCH PLUNGER
V4NST7 MICROSWITCH PLUNGER
V4NST8 MICROSWITCH PLUNGER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
V4F-10P 功能描述:3M PELTOR CLEAR POLYCARB 制造商:3m 系列:* 零件狀態(tài):在售 標準包裝:1
V4FFS12V40A 制造商:TDK 功能描述:Vega universal input SMPSU,12V 450W
V4FFS24V15A 制造商:TDK 功能描述:Vega universal input SMPSU,24V 450W
V4FFS5V60A,12V12A,12V12A,24V6 制造商:TDK 功能描述:Vega univ input SMPSU,5/2x12/24V 450W
V4FFS5Z18F12C3F12B3F 制造商:TDK 功能描述:Vega universal input SMPSU,5/2x12V 450W