參數(shù)資料
型號: PowerPC 601
廠商: Motorola, Inc.
英文描述: 32-Bit Microprocessor(32位微處理器)
中文描述: 32位微處理器(32位微處理器)
文件頁數(shù): 71/250頁
文件大?。?/td> 916K
代理商: POWERPC 601
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
Chapter 2. Signal Descriptions
2-35
Transfer size (TSIZ[0–2])
Transfer code (TCn)
The 601 and 603 support only TC[0–1]. The 604 supports TC[0–2]. The exact
meanings of these signals vary from processor to processor.
Cache inhibited (CI)
Write through (WT)
Global (GBL)
Output—603/604: Negated on instruction fetches. 604e: HID0[23] controls GBL
for instruction fetches through the address translation mechanism.
Input—The 603 must snoop the reservation address register for global and
nonglobal address transfers because
lwarx
/
stwcx.
require snoops on castouts
and snoop pushes (nonglobal). Snoops with GBL = 1 do not affect cache state.
Cache set element (CSEn)
The number of CSE signals corresponds to the cache structure.
601: CSE[0–2]; 603 (not the 603e): CSE; 603e/604: CSE[0–1]. CSE signals are
not meaningful during data cache touch load operations on a 603.
High-priority snoop request
(HP_SNP_REQ)
601 only
Address Transfer Termination Signals
Address acknowledge (AACK)
Input—The 604 supports sampling ARTRY as early as the second cycle after TS.
Address retry (ARTRY)
Negation timing is processor specific.
Shared (SHD)
The 603 does not support shared data.
Data Bus Arbitration Signals
Data bus grant (DBG)
Some conditions do not apply to the 604/604e for data streaming mode.
Data bus write only (DBWO)
Data bus busy (DBB)
Data Transfer Signals
Data bus (DH[0–31];DL[0–31])
Data bus parity (DP[0–7])
For the 601, if data parity check is enabled in the HID0 register, detection of even
parity unconditionally causes a checkstop in the 601.
Data parity error (DPE)
Data bus disable (DBDIS)
Signal defined after 601.
Data Transfer Termination Signals
Transfer acknowledge (TA)
Input/negation—When the 603 is configured for 1:1 clock mode and is performing
a burst read into data cache, the 603 requires one wait state between the
assertion of TS and the first assertion of TA for that transaction. If no-DRTRY
mode is also selected, the 603 requires two wait states.
Table 2-8. Processor Bus Signal Differences (Continued)
Signal(s)
Difference
相關PDF資料
PDF描述
PowerPC 603e 32-Bit Microprocessor(32位微處理器)
PowerPC 603 32-Bit Microprocessor(32位微處理器)
PowerPC 604e 32-Bit Microprocessor(32位微處理器)
PowerPC 604 32-Bit Microprocessor(32位微處理器)
PPC7447RX1000NB PPC7457RX1000NB
相關代理商/技術參數(shù)
參數(shù)描述
POWERPLUG15W 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY
POWERPLUG24W 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY
POWERPLUS 2C 2500MAH 制造商:Energizer Battery Company 功能描述:
POWERPLUS 2D 2500MAH 制造商:Energizer Battery Company 功能描述:
POWERPLUS 4AAA 850MAH 制造商:Energizer Battery Company 功能描述: