參數(shù)資料
型號: PowerPC 601
廠商: Motorola, Inc.
英文描述: 32-Bit Microprocessor(32位微處理器)
中文描述: 32位微處理器(32位微處理器)
文件頁數(shù): 7/250頁
文件大?。?/td> 916K
代理商: POWERPC 601
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
Contents
v
CONTENTS
Paragraph
Number
Title
Page
Number
2.9.5
2.9.6
2.9.7
2.10
2.10.1
2.10.2
2.10.3
2.10.4
2.11
2.11.1
2.11.2
2.11.3
2.11.4
2.11.5
2.11.6
2.11.7
2.11.7.1
2.11.7.2
2.11.7.3
2.12
Checkstop Output (
Hard Reset (
Soft Reset (
Processor State Signals.......................................................................................2-29
Reservation (
RSRV
)—Output........................................................................2-29
External Cache Intervention (L2_INT)—Input .............................................2-30
Time Base Enable (TBEN)—Input................................................................2-30
TLBI Synchronization (
TLBISYNC
)—Input................................................2-30
Power Management Signals...............................................................................2-31
Quiescent Request (QUIESC_REQ)—Output...............................................2-31
System Quiesced (
SYS_QUIESC
)—Input....................................................2-31
Resume (RESUME)—Input...........................................................................2-31
Quiescent Request (
QREQ
)—Output............................................................2-32
Quiescent Acknowledge (
QACK
)—Input ....................................................2-32
Halted (HALTED)—Output ..........................................................................2-32
Run (RUN)—Input.........................................................................................2-32
Going from Normal to Doze State (604e)..................................................2-33
Going from Doze to Nap State...................................................................2-33
Going from Nap to Doze State...................................................................2-34
Summary of Signal Differences.........................................................................2-34
CKSTP_OUT
HRESET
)—Input ......................................................................2-29
SRESET
)—Input.........................................................................2-29
)—Output.................................................2-28
Chapter 3
Memory Access Protocol
3.1
3.1.1
3.1.2
3.2
3.2.1
3.2.2
3.2.2.1
3.2.2.2
3.2.2.2.1
3.2.2.2.2
3.2.2.3
3.2.2.4
3.2.2.4.1
3.2.3
3.3
3.3.1
3.3.1.1
Bus Protocol.........................................................................................................3-2
Arbitration Signals...........................................................................................3-4
Address Pipelining and Split-Bus Transactions...............................................3-5
Address Bus Tenure.............................................................................................3-6
Address Bus Arbitration...................................................................................3-6
Address Transfer..............................................................................................3-8
Address Bus Parity.......................................................................................3-9
Address Transfer Attribute Signals..............................................................3-9
Transfer Type (TT[0–4]) Signals.............................................................3-9
Transfer Size (TSIZ[0–2]) Signals...........................................................3-9
Burst Ordering during Data Transfers .......................................................3-10
Effect of Alignment in Data Transfers.......................................................3-10
Alignment of External Control Instructions...........................................3-17
Address Transfer Termination .......................................................................3-17
Data Bus Tenure.................................................................................................3-19
Data Bus Arbitration......................................................................................3-19
Effect of
ARTRY
Assertion on Data Transfer and Arbitration on the
PowerPC 604 Processor.........................................................................3-20
相關(guān)PDF資料
PDF描述
PowerPC 603e 32-Bit Microprocessor(32位微處理器)
PowerPC 603 32-Bit Microprocessor(32位微處理器)
PowerPC 604e 32-Bit Microprocessor(32位微處理器)
PowerPC 604 32-Bit Microprocessor(32位微處理器)
PPC7447RX1000NB PPC7457RX1000NB
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
POWERPLUG15W 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY
POWERPLUG24W 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY
POWERPLUS 2C 2500MAH 制造商:Energizer Battery Company 功能描述:
POWERPLUS 2D 2500MAH 制造商:Energizer Battery Company 功能描述:
POWERPLUS 4AAA 850MAH 制造商:Energizer Battery Company 功能描述: