- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365371 > PowerPC 601 (Motorola, Inc.) 32-Bit Microprocessor(32位微處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | PowerPC 601 |
| 廠商： | Motorola, Inc. |
| 英文描述： | 32-Bit Microprocessor(32位微處理器) |
| 中文描述： | 32位微處理器（32位微處理器） |
| 文件頁數(shù)： | 69/250頁 |
| 文件大?。?/td> | 916K |
| 代理商： | POWERPC 601 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當(dāng)前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
Chapter 2. Signal Descriptions
2-33
State Meaning
Asserted—Forces the internal processor clocks to continue running,
even if nap mode is active, allowing bus snooping to occur. HALTED
is deasserted to indicate any bus activity and is reasserted to indicate
when the processor is idle and when RUN can be deasserted.
Negated—Internal processor clocks can stop running in nap mode.
Assertion—May occur at any time asynchronously to the input
clocks. The maximum latency between RUN being asserted and the
starting of the internal processor clocks is three bus clock cycles.
Negation—Can occur after the HALTED signal is asserted.
Timing Comments
2.11.7.1 Going from Normal to Doze State (604e)
The only state transition allowed from the normal state is to doze state. This transition
requires system support. The system must assert RUN for at least 10 bus cycles before the
software power management sequence can begin. RUN does not affect 604e operation in
the normal state, but does affect operation during the transition from normal to doze state.
The software power management sequence is the following code:
sync
mtmsr
isync
branch to the
sync
instruction
The
mtmsr
instruction should modify the power management bit MSR[POW] only. All
other MSR values such as the external interrupt enable should be set up before the software
power management sequence is begun. When
mtmsr
is executed, the processor waits for
its internal state to be idle and then asserts HALTED, at which point the processor is in doze
state. When entering doze state, the system must assert RUN for at least 10 bus cycles after
HALTED is asserted. When the processor is in doze state, HALTED is deasserted when a
snoop-triggered write-back is in progress. The system must keep RUN asserted whenever
HALTED is deasserted in doze mode due to a snoop write-back operation.
If the software power management sequence is initiated from the normal state with RUN
not asserted, the processor would attempt to go directly to nap state. This transition is not
supported and may cause the system to hang later when the processor leaves nap state.
2.11.7.2 Going from Doze to Nap State
For the processor to go from doze to nap state, the system must first ensure that the bus is
idle and that HALTED is asserted for at least 10 bus cycles. The system should then deassert
RUN and continue to prevent bus grants for at least 10 additional bus cycles, at which point
the processor is in nap state and bus transactions can be resumed. The processor does not
snoop any subsequent bus transactions.
In going from doze to nap state, the 604e must see the bus idle, which here means that the
604e cannot receive any TS or XATS assertions. The system can ensure this by negating
address bus grants to other bus devices.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PowerPC 603e | 32-Bit Microprocessor(32位微處理器) |
| PowerPC 603 | 32-Bit Microprocessor(32位微處理器) |
| PowerPC 604e | 32-Bit Microprocessor(32位微處理器) |
| PowerPC 604 | 32-Bit Microprocessor(32位微處理器) |
| PPC7447RX1000NB | PPC7457RX1000NB |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| POWERPLUG15W | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY |
| POWERPLUG24W | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY |
| POWERPLUS 2C 2500MAH | 制造商:Energizer Battery Company 功能描述: |
| POWERPLUS 2D 2500MAH | 制造商:Energizer Battery Company 功能描述: |
| POWERPLUS 4AAA 850MAH | 制造商:Energizer Battery Company 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。