參數(shù)資料
型號: PowerPC 601
廠商: Motorola, Inc.
英文描述: 32-Bit Microprocessor(32位微處理器)
中文描述: 32位微處理器(32位微處理器)
文件頁數(shù): 161/250頁
文件大小: 916K
代理商: POWERPC 601
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁當(dāng)前第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
Chapter 8. System Considerations
8-1
Chapter 8
System Considerations
80
80
This chapter describes general considerations for system design with the 60x bus. The
following topics are included:
Arbitration
Write data reordering
AACK generation
Use of
sync
and
tlbsync
Pull-up resistors
Features for improved bus performance
IEEE 1149.1-compliant interface
Using DBWO
lwarx
/
stwcx.
considerations
8.1 Arbitration
Depending on the system implementation, the system arbiter may have various functions.
As a minimum, it performs arbitration for access to the address bus and grants access to the
data bus. It connects to each bus master with at least three unique signals; two for address
bus control, bus request (BR) and bus grant (BG), and one for data bus granting, DBG.
Apart from negating bus requests the cycle after ARTRY is asserted, 60x bus protocol offers
no inherent fairness in determining bus mastership. Therefore system designers must
consider system needs as a whole when choosing an arbitration strategy.
8.2 Using the Data Bus Write-Only Mechanism
Some processors support a limited out-of-order capability for its own pipelined transactions
through the data bus write only (DBWO) signal. When the assertion of DBWO is
recognized on the clock of a qualified data bus grant, the processor is directed to perform
the next pending data write tenure (if any) even if a pending read tenure would have
normally been performed. The DBWO signal only allows a write tenure to be performed
ahead of a pending read tenure from the same processor, not another write tenure.
相關(guān)PDF資料
PDF描述
PowerPC 603e 32-Bit Microprocessor(32位微處理器)
PowerPC 603 32-Bit Microprocessor(32位微處理器)
PowerPC 604e 32-Bit Microprocessor(32位微處理器)
PowerPC 604 32-Bit Microprocessor(32位微處理器)
PPC7447RX1000NB PPC7457RX1000NB
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
POWERPLUG15W 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY
POWERPLUG24W 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:AC/DC POWER SUPPLY
POWERPLUS 2C 2500MAH 制造商:Energizer Battery Company 功能描述:
POWERPLUS 2D 2500MAH 制造商:Energizer Battery Company 功能描述:
POWERPLUS 4AAA 850MAH 制造商:Energizer Battery Company 功能描述: