- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP16410C TVS 400W 7.0V UNIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號： | DSP16410C |
| 英文描述： | TVS 400W 7.0V UNIDIRECT SMA |
| 中文描述： | DSP1629數(shù)字信號處理器 |
| 文件頁數(shù)： | 58/373頁 |
| 文件大?。?/td> | 5643K |
| 代理商： | DSP16410C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
Data Sheet
June 2001
DSP16410B Digital Signal Processor
Table of Contents
Contents
Page
2
Agere Systems—Proprietary
Use pursuant to Company instructions
Agere Systems Inc.
1
2
3
4
Features...........................................................................................................................................................1
Description.......................................................................................................................................................1
Notation Conventions ....................................................................................................................................14
Hardware Architecture...................................................................................................................................14
4.1
DSP16410B Architectural Overview ....................................................................................................14
4.1.1
DSP16000 Cores....................................................................................................................17
4.1.2
Clock Synthesizer (PLL)..........................................................................................................17
4.1.3
Triport RAMs (TPRAM
0—1
).................................................................................................17
4.1.4
Shared Local Memory (SLM)..................................................................................................17
4.1.5
Internal Boot ROMs (IROM
0—1
) .........................................................................................17
4.1.6
Messaging Units (MGU
0—1
) ...............................................................................................17
4.1.7
System and External Memory Interface (SEMI)......................................................................18
4.1.8
Bit Input/Output Units (BIO
0—1
)..........................................................................................18
4.1.9
Timer Units (TIMER0_
0—1
and
TIMER1_
0—1
)...............................................................18
4.1.10 Direct Memory Access Unit (DMAU).......................................................................................18
4.1.11 Interrupt Multiplexers (IMUX
0—1
)........................................................................................18
4.1.12 Parallel Interface Unit (PIU) ....................................................................................................18
4.1.13 Serial Interface Units (SIU
0—1
)...........................................................................................18
4.1.14 Test Access Ports (JTAG
0—1
)............................................................................................18
4.1.15 Hardware Development Systems (HDS
0—1
)......................................................................18
4.2
DSP16000 Core Architectural Overview..............................................................................................19
4.2.1
System Control and Cache (SYS)...........................................................................................19
4.2.2
Data Arithmetic Unit (DAU).....................................................................................................19
4.2.3
Y-Memory Space Address Arithmetic Unit (YAAU).................................................................20
4.2.4
X-Memory Space Address Arithmetic Unit (XAAU).................................................................20
4.2.5
Core Block Diagram................................................................................................................21
4.3
Device Reset........................................................................................................................................23
4.3.1
Reset After Powerup or Power Interruption ............................................................................23
4.3.2
RSTN Pin Reset......................................................................................................................23
4.3.3
JTAG Controller Reset............................................................................................................24
4.4
Interrupts and Traps.............................................................................................................................25
4.4.1
Hardware Interrupt Logic.........................................................................................................25
4.4.2
Hardware Interrupt Multiplexing..............................................................................................28
4.4.3
Clearing Core Interrupt Requests ...........................................................................................30
4.4.4
Host Interrupt Output...............................................................................................................30
4.4.5
Globally Enabling and Disabling Hardware Interrupts.............................................................30
4.4.6
Individually Enabling, Disabling, and Prioritizing Hardware Interrupts....................................31
4.4.7
Hardware Interrupt Status.......................................................................................................32
4.4.8
Interrupt and Trap Vector Table..............................................................................................32
4.4.9
Software Interrupts..................................................................................................................34
4.4.10 INT[3:0] and TRAP Pins..........................................................................................................34
4.4.11 Nesting Interrupts....................................................................................................................35
4.4.12 Interrupt Polling.......................................................................................................................36
4.5
Memory Maps ......................................................................................................................................37
4.5.1
Private Internal Memory..........................................................................................................38
4.5.2
Shared Internal I/O..................................................................................................................38
4.5.3
Shared External I/O and Memory............................................................................................38
4.5.4
X-Memory Map........................................................................................................................39
4.5.5
Y-Memory Maps......................................................................................................................40
4.5.6
Z-Memory Maps......................................................................................................................41
4.5.7
Internal I/O Detailed Memory Map..........................................................................................42
相關PDF資料 |
PDF描述 |
|---|---|
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
| DSP25-12A | Phase-leg Rectifier Diode |
| DSP25-12AT | Phase-leg Rectifier Diode |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DSP16410CG | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor |
| DSP16411 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor |
| DSP1643 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DSP1648C | 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set |
| DSP1675TV2RDD12VDB | 制造商:Agere Systems 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。