- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP16410C TVS 400W 7.0V UNIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號： | DSP16410C |
| 英文描述： | TVS 400W 7.0V UNIDIRECT SMA |
| 中文描述： | DSP1629數(shù)字信號處理器 |
| 文件頁數(shù)： | 224/373頁 |
| 文件大?。?/td> | 5643K |
| 代理商： | DSP16410C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁當前第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
Data Sheet
June 2001
DSP16410B Digital Signal Processor
168
Agere Systems—Proprietary
Use pursuant to Company instructions
Agere Systems Inc.
4 Hardware Architecture
(continued)
4.16 Serial Interface Unit (SIU)
(continued)
4.16.12 Channel Mode—32 Channels or Less in
Two Subframes or Less
Compared to frame mode, channel mode provides for
channel selectivity with minimal core overhead at the
expense of channel density. For input, this mode is
selected if the following conditions are met:
The IFRAME field (
SCON1
[7]—see
Table 102 on
page 183
) is cleared.
The ISFIDV_E field (
SCON3
[2]—see
Table 104 on
page 185
), the ISFIDV_O field (
SCON3
[5]), or both
are set.
For output, channel mode is selected if the following
conditions are met:
The OFRAME field (
SCON2
[7]—see
Table 102 on
page 183
) is cleared.
The OSFIDV_E field (
SCON3
[10]), the OSFIDV_O
field (
SCON3
[13]), or both are set.
In this mode, the SIU processes a maximum of 32
channels within a given frame. The maximum frame
size is 128 channels. The IFLIM[6:0] field
(
SCON1
[6:0]—
Table 102 on page 183
) for input and
the OFLIM[6:0] field (
SCON2
[6:0]—
Table 103 on
page 184
) for output define the number of channels in
the frame structure.
To assist with channel selection, both input and output
frames are divided into eight subframes: four even (0,
2, 4, 6) and four odd (1, 3, 5, 7). The SIU can enable
only one even and one odd subframe at any one time.
Each subframe contains 16 channels
1
that can be indi-
vidually enabled.
Figure 49
shows a 128-channel
frame and the relationship between frames, subframes,
and logical channels.
Table 92 on page 169
specifies
the association of channel numbers to even and odd
subframes.
Channel Mode on a 128-Channel Frame
Figure 49. Channel Mode on a 128-Channel Frame
1. It is assumed that for channel mode, the number of channels per frame as determined by the IFLIM[6:0] and OFLIM[6:0] fields is evenly divis-
ible by 16. This results in exactly 16 channels per subframe. If the number of channels per frame is not evenly divisible by 16, the last sub-
frame is a partial subframe of less than 16 channels. If this is the case and if interrupts are programmed to occur on subframe boundaries
(see
Figure 51 on page 175
), then an interrupt is not generated for the partial subframe.
15
13
2
1
14
13
SYNC
DATA
128-CHANNEL FRAME
I,O
FLIM = 0x7F
I,O
FRAME = 0x0
; DEFINE AS 128-CHANNEL FRAME
; TRANSFER ONLY SELECTED CHANNELS
8 SUBFRAMES PER TDM FRAME
16 CHANNELS PER SUBFRAME
[0:15]
[16:31]
[112:127]
[96:111]
[80:95]
[64:79]
[48:63]
[32:47]
SUBFRAME 2
SUBFRAME 5
0
0
0
1
2
13
14
I,O
SFID_E = 1
I,O
SFIDV_E = 1
I,O
SFVEC_E = 0xFFFF
OSFMSK_E = 0x7FF9
CHANNEL DATA BITS
; SUBFRAME 2 SELECTED
; ALLOW INDIVIDUAL CHANNEL SELECTION
; ALL 16 CHANNELS ACCESSIBLE
; MASK ALL OUTPUT CHANNELS
; EXCEPT 15, 2, 1
I,O
ISIZE = 1
I,O
MSB = 1
; 16-BIT CHANNELS
; MSB SHIFTED FIRST
ACTIVE CHANNELS
MASKED CHANNELS
CHANNEL DATA BITS
15
1
2
15
0
14
EVEN
SUBFRAME
ODD
SUBFRAME
ODD
SUBFRAME
ODD
SUBFRAME
EVEN
SUBFRAME
EVEN
SUBFRAME
EVEN
SUBFRAME
ODD
SUBFRAME
I,O
SFID_O = 2
I,O
SFIDV_O = 1
I,O
SFVEC_O = 0xFFFF
OSFMSK_O = 0xBFFD
; SUBFRAME 5 SELECTED
; ALLOW INDIVIDUAL CHANNEL SELECTION
; ALL 16 CHANNELS ACCESSIBLE
; MASK ALL OUTPUT CHANNELS
; EXCEPT 1 AND 14
16 BITS PER CHANNEL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
| DSP25-12A | Phase-leg Rectifier Diode |
| DSP25-12AT | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP16410CG | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor |
| DSP16411 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor |
| DSP1643 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DSP1648C | 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set |
| DSP1675TV2RDD12VDB | 制造商:Agere Systems 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。