- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP16410C TVS 400W 7.0V UNIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP16410C |
| 英文描述： | TVS 400W 7.0V UNIDIRECT SMA |
| 中文描述： | DSP1629數(shù)字信號(hào)處理器 |
| 文件頁數(shù)： | 105/373頁 |
| 文件大?。?/td> | 5643K |
| 代理商： | DSP16410C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁當(dāng)前第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
Data Sheet
June 2001
DSP16410B Digital Signal Processor
Agere Systems Inc.
Agere Systems—Proprietary
Use pursuant to Company instructions
49
4 Hardware Architecture
(continued)
4.9 Bit Input/Output Units (BIO
0—1
)
The DSP16410B has two bit I/O units, BIO0 for CORE0
and BIO1 for CORE1. Each BIO unit connects to
seven bidirectional pins, IO0BIT[6:0] for BIO0 and
IO1BIT[6:0] for BIO1. User software running in CORE0
controls and monitors BIO0 via its
sbit
and
cbit
regis-
ters. User software running in CORE1 controls and
monitors BIO1 via its
sbit
and
cbit
registers. The soft-
ware can:
I
Individually configure each pin as an input or output.
I
Read the current state of the pins.
I
Test the combined state of input pins.
I
Individually set, clear, or toggle output pins.
The DIREC[6:0] field (
sbit
[14:8]—see
Table 16
) con-
trols the direction of the corresponding IO
0,1
BIT[6:0]
pin—a logic 0 configures the pin as an input or a logic 1
configures it as an output. Reset clears the
DIREC[6:0] field, configuring all BIO pins as inputs by
default. The read-only VALUE[6:0] field (
sbit
[6:0])
contains the current state of the corresponding pin,
regardless of whether the pin is configured as an input
or output.
The
cbit
register (
Table 17 on page 50
) contains two
7-bit fields, MODE[6:0]/MASK[6:0] and
DATA[6:0]/PAT[6:0]. The meaning of the individual
bits in these fields, MODE[n]/MASK[n] and
DATA[n]/PAT[n], is based on whether the correspond-
ing IO
0,1
BIT[n] pin is configured as an input or an
output. If IO
0,1
BIT[n] is configured as an input, the
fields are MASK[n] and PAT[n]. If IO
0,1
BIT[n] is
configured as an output, the fields are MODE[n] and
DATA[n].
Table 18 on page 51
summarizes the func-
tion of the MODE[6:0]/MASK[6:0] and
DATA[6:0]/PAT[6:0] fields.
If the software configures an IO
0,1
BIT[n] pin as an
output and:
I
If the software clears MODE[n] and clears DATA[n],
the BIO
0,1
drives the pin low.
I
If the software clears MODE[n] and sets DATA[n], the
BIO
0,1
drives the pin high.
I
If the software sets MODE[n] and clears DATA[n], the
BIO does not change the state of the pin.
I
If the software sets MODE[n] and sets DATA[n], the
BIO
0,1
toggles (inverts) the state of the pin.
If an IO
0,1
BIT[n] pin is configured as an input and
the software sets MASK[n], the BIO
0,1
tests the
state of the pin by comparing it to the PAT[n] (pattern)
field. BIO
0,1
sets or clears its flags based on the
result of the comparison of all its tested inputs:
I
ALLT (all true) is set if all of the tested inputs match
the test pattern.
I
ALLF (all false) is set if all of the tested inputs do not
match the test pattern.
I
SOMET (some true) is set if some or all of the tested
inputs match the test pattern.
I
SOMEF (some false) is set if some or all of the
tested inputs do not match the test pattern.
Table 16. sbit (BIO Status/Control) Register
15
14—8
7
6—0
Reserved
DIREC[6:0]
Reserved
VALUE[6:0]
Bit
Field
Value
Description
R/W
Reset
Value
0
0
15
Reserved
DIREC[6:0]
(Controls direc-
tion of pins)
Reserved
VALUE[6:0]
(Current value of
pins)
0
0
1
Reserved—write with zero.
Configure the corresponding IO
0,1
BIT[6:0] pin as an input.
Configure the corresponding IO
0,1
BIT[6:0] pin as an output.
R/W
R/W
14—8
7
—
0
1
Reserved.
The current state of the corresponding IO
0,1
BIT[6:0] pin is logic 0.
The current state of the corresponding IO
0,1
BIT[6:0] pin is logic 1.
R
R
X
P
§
6—0
For this column, X indicates unknown on powerup reset and unaffected on subsequent reset.
This field is read-only—writing the VALUE[6:0] field of
sbit
has no effect. If the user software toggles a bit in the DIREC[6:0] field, there is a
latency of one cycle until the VALUE[6:0] field reflects the current state of the corresponding IO
0,1
BIT[6:0] pin. If an IO
0,1
BIT[6:0] pin is
configured as an output (DIREC[6:0] = 1) and the user software writes
cbit
to change the state of the pin, there is a latency of two cycles until
the VALUE[6:0] field reflects the current state of the corresponding IO
0,1
BIT[6:0] output pin.
§ The IO
0,1
BIT[6:0] pins are configured as inputs after reset. If external circuitry does not drive an IO
0,1
BIT[n] pin, the VALUE[n] field is
undefined after reset.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
| DSP25-12A | Phase-leg Rectifier Diode |
| DSP25-12AT | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP16410CG | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor |
| DSP16411 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor |
| DSP1643 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DSP1648C | 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set |
| DSP1675TV2RDD12VDB | 制造商:Agere Systems 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。