- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) PDF資料下載
參數(shù)資料
| 型號： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) |
| 中文描述： | DS3自動柜員機用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口） |
| 文件頁數(shù)： | 4/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
4
The UNI provides 54 bytes of on-chip RAM that
allows for the generation and transmission of “user-
specified” OAM cells. The Transmit Cell Processor
will generate and transmit these OAM cells upon
software command.
The Transmit Cell Processor will (optionally) scramble
the Cell Payload bytes and (optionally) compute
and insert the HEC (Header Error Check) byte.
This HEC byte will be inserted into the fifth octet of
each cell prior to being transferred to the Transmit
PLCP Processor (or the Transmit DS3 Framer).
The Transmit PLCP Processor will pack 12 ATM cells
into each PLCP frame and automatically determine
the nibble-stuffing option of the current PLCP frame.
These PLCP frames will also include an overhead
byte that reflect BIP-8 (Bit Interleaved Parity) calcu-
lation results, a byte that reflects the current stuffing
option status of the current PLCP frame, Path
Overhead and Identifier bytes, and diagnostic-
related bytes reflecting any detected BIP-8 errors
and alarm conditions detected in the Receive section
of the UNI chip.
These PLCP frames (or “Direct Mapped” ATM
cells) will be inserted into the payload of an outgo-
ing DS3 frame, for transmission to the “Far-End” Ter-
minal, by the Transmit DS3 Framer. The Transmit
DS3 Framer will transmit FEAC (Far End Alarm &
Control) messages to the Far-End Receiver via an
on-chip FEAC Transceiver.Additionally, the Trans-
mit DS3 Framer can transmit path maintenance
data link messages to the Far-End Terminal via the
on-chip LAPD Transmitter.
Note:
The Transmit DS3 Framer will support either M13 or
C-bit Parity Framing Formats.
THE MICROPROCESSOR INTERFACE SECTION
The Microprocessor Interface Section allows a user (or
a local “housekeeping” processor) to do the following:
To configure the UNI IC into a wide variety of oper-
ating modes; by writing data into any one of a large
number of “read/write” registers.
To monitor many aspects of the UNI’s performance
by reading data from any one of a large number of
“read/write” and “read-only” registers.
To run in a “polling” or “interrupt-driven” environment.
The UNI IC contains an extensive interrupt structure
consisting of a wide range of interrupt enable and
interrupt status registers.
To command the UNI IC to transmit OAM cells,
FEAC messages and/or LAPD Messages frames,
upon software command.
To read in and process received OAM cells, FEAC
messages and/or Path Maintenance Data Link
Messages from the UNI IC.
The Microprocessor Interface allows the user to
interface the XRT7245 DS3 UNI to either an Intel
type or Motorola type processor. Additionally, the
Microprocessor Interface can be configured to
operate over an 8-bit or 16-bit data bus.
The Microprocessor Interface section includes a
“Loss of Clock Signal” protection feature that auto-
matically completes (or terminates) a “Read/Write”
operation, should a “Loss of Clock Signal” event
occur.
PERFORMANCE MONITOR SECTION
The Performance Monitor Section of the XRT7245
DS3 UNI consists of a large number of “Reset-upon-
Read” and “Read-Only” registers that contains cumu-
lative and “one-second” statistics that reflect the per-
formance/health of the UNI chip/system. These cu-
mulative and “one-second” statistics are kept on
some of the following parameters.
Number of Line Code Violation events detected by
the Receive DS3 Framer
Number of Framing Bit (F- and M-bit) errors
detected by the Receive DS3 Framer
Number of P-bit Errors detected by the Receive
DS3 Framer
Number of FEBE Events detected by the Receive
DS3 Framer
Cumulative number of BIP-8 errors, detected by
the Receive PLCP Processor
Number of PLCP framing errors, detected by the
Receive PLCP Processor
Cumulative sum of the FEBE value, in the incoming
G1 bytes (within each PLCP frame), received by
the Receive PLCP Processor
Number of Single-bit HEC byte Errors detected
Number of Multi-bit HEC byte Errors detected
Number of Received Idle Cells
Number of Received Valid (User and OAM) cells
discarded
Number of Discarded Cells
Number of Transmitted Idle Cells
Number of Transmitted Valid Cells
TEST AND DIAGNOSTIC SECTION
The Test and Diagnostic Section allows the user to
perform a series of tests in order to verify proper
functionality of the UNI chip and/or the user’s system.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。