參數(shù)資料
型號： XRT7245
廠商： Exar Corporation
英文描述： DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口)
中文描述： DS3自動柜員機(jī)用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口）
文件頁數(shù)： 147/324頁
文件大?。?/td> 4103K
代理商： XRT7245
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁當(dāng)前第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
á
PRELIMINARY
DS3 UNI FOR ATM
XRT7245
REV. 1.03
147
will have been detected. Whenever the Transmit
UTOPIA Interface block detects a “runt” cell, it will
generate a “Change in Cell Alignment” interrupt and
will discard the “runt” cell. This phenomenon is more
clearly defined in “Example-2” below.
Example-1
For example, if the user configures the Transmit
UTOPIA Interface block to process 53 bytes per cell;
then following the assertion of the TxSoC pin (which
is coincident with the placement of the first byte of the
cell on the Transmit UTOPIA Data bus), the Transmit
UTOPIA Interface block will read in and process 52
more bytes of data via the Transmit UTOPIA data bus
resulting in a total of 53 bytes being processed. After
the Transmit UTOPIA Interface block has read in the
53rd byte, it will no longer read in any more data from
the ATM Layer Processor, until the TxSoC pin has
been asserted.
Example-2
If the ATM Layer processor were to prematurely as-
serts the TxSoC pin, (e.g., when the 52nd byte is
present on the Transmit UTOPIA data bus, then the
Transmit UTOPIA Interface block will interpret the
previous 52 bytes of cell data as a “runt” cell. The
Transmit UTOPIA Interface block will then generate a
“Change of Cell Alignment” interrupt and will proceed
to discard this runt cell.
TxClav/TFullB*—Tx FIFO Cell Available/TxFIFO
Full*
This output signal is used to provide some data flow
control between the ATM Layer processor and the
Transmit UTOPIA Interface block. Please See Section
6.1.2.2.1 for more information regarding this signal.
Selecting the UTOPIA Data Bus Width
The UTOPIA data bus width can be selected to be ei-
ther 8 or 16 bits by writing the appropriate data to the
UTOPIA Configuration Register, as shown below.
If the user chooses a UTOPIA Data Bus width of 8
bits, then only the Transmit UTOPIA Data inputs:
TxData[7:0] will be active. (The input pins: TxData[15:8]
will not be active). If the user chooses a UTOPIA
Data bus width of 16 bits, then all of the Transmit
UTOPIA Data inputs: TxData[15:0] will be active. The
following table relates the value of Bit 0 (UtWidth)
within the UTOPIA Configuration Register, to the
corresponding width of the UTOPIA Data bus.
Note:
1. The selection of this bit also affects the width of the
Receive UTOPIA Data bus.
2. Upon power up or reset, the UTOPIA Data Bus
width will be 8 bits. Therefore, the user must write a
“1” to this bit in order to set the width of the Transmit
UTOPIA (and the Receive UTOPIA) to 16 bits.
6.1.2.1.2
Selecting the Cell Size (Number
of Octets per Cell)
The UNI allows the user to select the number of octets
per cell that the Transmit UTOPIA Interface block will
process, following each assertion of the TxSoC input
pin. Specifically, the user has the following cell size
options.
If the UTOPIA Data Bus width is set to 8 bits then
the user can choose:
– 52 bytes (with no HEC byte in the cell), or
– 53 bytes (with either a dummy or actual HEC
byte in the cell)
If the UTOPIA Data Bus width is set to 16 bits then
the user can choose:
UTOPIA Configuration Register: Address = 6Ah
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
Unused
Handshake Mode
M-PHY
CellOf52 Bytes
TFIFODepth[1, 0]
UtWidth16
RO
R/W
R/W
R/W
R/W
R/W
T
ABLE
11: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
F
IELD
0 (U
T
W
IDTH
16)
WITHIN
THE
UTOPIA
C
ONFIGURATION
R
EGISTER
AND
THE
OPERATING
WIDTH
OF
THE
UTOPIA D
ATA
BUS
V
ALUE
FOR
U
T
W
IDTH
16
W
IDTH
OF
UTOPIA D
ATA
B
US
0
8 bit wide Data Bus
1
16 bit wide Data Bus
相關(guān)PDF資料
PDF描述
XRT7288IP CEPT1 Line Interface
XRT7288 CEPT1 Line Interface(CEPT1線接口)
XRT7288IW CEPT1 Line Interface
XRT7295AE E3 (34.368Mbps) Integrated line Receiver
XRT7295AE_03 E3 (34.368Mbps) Integrated line Receiver
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT7250 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC
XRT7250ES-PCI 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
XRT7250IQ100 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC
XRT7288 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface
XR-T7288 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*