- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) |
| 中文描述： | DS3自動(dòng)柜員機(jī)用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口） |
| 文件頁數(shù)： | 322/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁當(dāng)前第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
XXII
LIST OF TABLES
Table 1: Description of the Microprocessor Interface Signals that exhibit constant roles in both the “In-
tel” and “Motorola” Modes................................................................................................................. 39
Table 2: Pin Description of Microprocessor Interface Signals—While the Microprocessor Interface is
Operating in the Intel Mode................................................................................................................ 39
Table 3: Pin Description of the Microprocessor Interface Signals while the Microprocessor Interface
is operating in the Motorola Mode ..................................................................................................... 40
Table 4: Register Addressing of the UNI Programmable Registers................................................... 55
Table 5: List of all of the Possible Conditions that can Generate Interrupts within the
XRT7245 UNI Device...................................................................................................................... 119
Table 6: A Listing of the XRT7245 UNI Device Interrupt Block Registers.................................... 120
Table 7: Interrupt Service Routine Guide........................................................................................ 122
Table 8: Alternate Functions of Port 3 Pins...................................................................................... 125
Table 9: Interrupt Service Routine Locations (in Code Memory) for INT0* and INT1*................ 125
Table 10: Auto-vector Table for the MC68000 Microprocessor...................................................... 128
Table 11: The Relationship between the contents of Bit Field 0 (UtWidth16) within the UTOPIA Con-
figuration Register and the operating width of the UTOPIA Data bus............................................. 147
Table 12: The Relationship between the contents of Bit 3 (CellOf52Bytes) within the UTOPIA Con-
figuration Register, and the number of octets per cell that will be processed by the Transmit and Re-
ceive UTOPIA Interface blocks........................................................................................................ 148
Table 13: The Relationship between the contents in bit field 5 (Handshake Mode) within the UTOPIA
Configuration Register and the Resulting UTOPIA Interface Handshake Mode............................. 151
Table 14: The Relationship between TxFIFODepth[1:0] within the UTOPIA Configuration Register
and the Operating Depth of the TxFIFO........................................................................................... 152
Table 15: UTOPIA Address Values of the UTOPIA Interface blocks illustrated in Figure 39. ...... 158
Table 16: The Relationship between the contents of Bit-field 5 (HEC Insert Enable) within the Tx CP
Control Register, and the HEC Byte Calculator’s handling of valid cells ....................................... 168
Table 17: The Relationship between the contents within Bit 1 (IC HEC Calc En) of the “Tx CP Control
Register” and the resulting handling of Idle Cells, by the “HEC Byte Calculator”......................... 168
Table 18: Bit Format of the TxCP Idle Cell Pattern -Header Bytes and TxCP Cell Payload Registers .
172
Table 19: Address and Default Values of the TxCP Idle Cell Pattern Registers.............................. 172
Table 20: The Relationship between the contents of Bit 4 (TDPChk Pat) within the Tx CP Control Reg-
ister, and the “Data Path Integrity Check” Pattern that the Transmit Cell Processor will look for in the
5th octet of each incoming user cell ................................................................................................. 173
Table 21: Frame Format of the PLCP Frame ................................................................................... 175
Table 22: POI Code and Associated POH Bytes.............................................................................. 176
Table 23: Bit Format of G1 Octet..................................................................................................... 177
Table 24: PLCP Frame Timing and Stuff Control Options.............................................................. 179
Table 25: Value of C1 for the 9 PLCP Frames, when the Fixed Stuffing Option is Selected......... 180
Table 26: The Relationship between Bit 3 of the UNI Operating Mode Register and the Resulting
“ATM Cell” Mapping Mode............................................................................................................. 184
Table 27: DS3 Frame Format for C-bit Parity.................................................................................. 187
Table 28: DS3 Frame Format for C-bit Parity.................................................................................. 188
Table 29: The Relationship between the content of Bit 2, (C-Bit Parity*/M13) within the UNI Operat-
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。