- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) PDF資料下載
參數(shù)資料
| 型號： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) |
| 中文描述： | DS3自動柜員機(jī)用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口） |
| 文件頁數(shù)： | 214/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁當(dāng)前第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
214
7.0 THE RECEIVE SECTION
The purpose of the Receiver Section of the XRT7245
DS3 ATM UNI device is to allow a local ATM Layer (or
ATM Adaptation Layer) processor to receive ATM cell
data from a remote piece of equipment via a public or
leased DS3 transport medium.
The Receive Section of the DS3 UNI chip consists of
the following functional blocks:
Receive DS3 Framer
Receive PLCP Processor
Receive Cell Processor
Receive UTOPIA Interface
The Receive DS3 Framer will synchronize itself to
this incoming DS3 Data Stream (containing ATM
cells) via the RxPOS, RxNEG, and RxLineClk input
pins, and proceed to “strip off” and process the OH
bits of the DS3 frame. Once all of the OH bits have
been removed, the payload portion of the received
DS3 Frame should consist of either PLCP frames or
ATM cells (if the Direct-Mapped ATM option was se-
lected). The PLCP frames are routed to the Receive
PLCP Processor and the “Direct-Mapped” ATM Cells
are sent onto the Receive Cell Processor.
The Receive PLCP Processor will take the PLCP
frame data and search for the A1/A2 Frame Align-
ment pattern bytes, in order to determine the PLCP
frame boundaries. Once PLCP framing is estab-
lished, the Receive PLCP Processor will proceed to
check and process the OH bytes, within the PLCP
frame. The PLCP Frames, along with framing infor-
mation are sent on to the Receive Cell Processor.
The Receive Cell Processor takes delineated PLCP
frames from the Receive PLCP Processor, and per-
forms the following operations:
Performs Cell Delineation.
HEC Byte Verification
It takes the first four octets of the cell (the header)
and computes a HEC byte. The Receive Cell Proces-
sor will then compare this computed HEC value with
that of the fifth octet, within the cell. If the two HEC
values are equal, the cell is then retained for further
processing. If the two HEC values are not equal, then
the cells with single-bit errors are corrected. Howev-
er, the cell is optionally discarded if multile-bit errors
are detected.
Idle Cell Filtering
The Receive Cell Processor will detect and remove
Idle Cells and can be configured to filter User and
OAM cells.
The Receive Cell Processor will de-scramble the
payload portion of the cell (the 6th through the 53rd
octet), and pack these octets in with the cell header
bytes, and the HEC byte for transmission to the
Receive UTOPIA block.
The following sections discuss the blocks comprising
the Receiver portion of the DS3 UNI in detail.
7.1
Receive DS3 Framer
7.1.1
Brief Description of the Receive DS3
Framer
The Receive DS3 Framer synchronizes itself to the
incoming DS3 data-stream. It decodes and frames
the incoming data into DS3 frames. It supports both
the M13 and C-bit Parity framing formats. It detects
Line Code Violations (LCV), the Loss of Signal (LOS)
condition, the Alarm Indication Signal (AIS) and Idle
patterns, Out of Frame (OOF) and Loss of Frame
(LOF) conditions. The Receive DS3 Framer computes
parity over a given DS3 M-frame and compares it
with the P-bits that it receives in the very next DS3
M‘-hframe. It extracts and processes the DS3 frame
overhead bits and provides them to a serial output
port. It “validates” FEAC messages received from the
“Far-End” Transmit DS3 Framer. Additionally, the
Receive DS3 Framer will receive “LAPD Messages”
from the “Far End” Transmit DS3 Framer; and will
write this message into the “Receive LAPD Message”
buffer.
The Receive DS3 Framer will detect and generate
interrupts upon error conditions. The status of the
Receive DS3 Framer can be read by registers
through the UNI-Microprocessor interface. If the UNI
is operating in the “Direct-Mapped” ATM Mode, then
the Receive DS3 Framer will route the contents of the
DS3 payload to the Receive Cell Processor. Other-
wise, if the UNI is operating in the PLCP mode, then
the Receive DS3 framer will route the payload to the
Receive PLCP Processor.
Figure 60 presents a simple block diagram of the
Receiver DS3 Framer along with the associated pins.
Additionally, Figure 61 presents a more in-depth
functional block diagram of the Receive DS3 Framer.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。