- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) PDF資料下載
參數(shù)資料
| 型號： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) |
| 中文描述： | DS3自動柜員機(jī)用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口） |
| 文件頁數(shù)： | 274/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁當(dāng)前第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
274
7.4.2.1.4
Parity Checking Handling of Errored
Cell Data received from the Receive
UTOPIA Interface Block
The Receive UTOPIA Interface block will compute the
odd parity of each byte (or word) of ATM cell data it
places on the Receive UTOPIA Data bus. The Receive
UTOPIA Interface block will also output the value of
this parity bit via the RxPrty pin. The RxPrty pin will
contain the odd parity value of the byte or word that is
residing on the Receive UTOPIA Data bus.
The user has the option to configure the ATM Layer
processor hardware and or software to use this feature.
7.4.2.2
The Rx FIFO Manager has the following
responsibilities.
Monitoring the fill level of the RxFIFO, and alerting
the ATM Layer processor anytime the RxFIFO
contains cell data that needs to be read.
Detecting and discarding “Runt” cells and insuring
that the RxFIFO can resume normal operation
following the removal of the “Runt” cell.
Insuring that the RxFIFO can respond properly to
an “Overrun” condition, by generating the “RxFIFO
Overrun Condition” interrupt, discarding the result-
ing “Runt” or errored cell, and resuming proper
operation afterwards.
Generating the “RxFIFO Underrun Condition” inter-
rupt to the local μP when the RxFIFO has been
depleted of ATM cell data.
Receive UTOPIA FIFO Manager
Receive UTOPIA FIFO Manager Features and
Options
This section discusses the numerous features that
are provided by the Receive UTOPIA FIFO Manager.
Additionally, this section discusses how the user can
optimize these features to suit his/her application
needs.
The Receive UTOPIA FIFO Manager provides the
user with the following options.
Handshaking Mode (Octet Level vs Cell Level)
Resetting the Rx FIFO
Monitoring the Rx FIFO
7.4.2.2.1
Selecting the Handshaking Mode
(Octet Level vs Cell Level)
The Receive UTOPIA Interface block offers two differ-
ent data flow control modes for data transmission be-
tween the ATM Layer processor and the UNI IC.
These two modes are: “Octet-Level” Handshaking
and “Cell-Level” Handshaking; as specified by the
UTOPIA Level 2, Version 8 Specifications, and are
discussed below.
7.4.2.2.1.1
The UNI will be operating in the Cell-Level Hand-
shaking Mode following power up or reset. Therefore,
the user will have to set bit 5 (Handshake Mode) within
the UTOPIA Configuration Register to “0” in order to
configure the UNI into “Octet-Level” Handshake Mode.
The main signal that is responsible for data-flow control
between the ATM Layer processor and the Receive
UTOPIA Interface block is the RxClav output pin.
When the UNI is operating in the Octet-Level Hand-
shake mode, the Receive UTOPIA Interface block will
assert the RxClav output pin, when the Rx FIFO con-
tains at least one “read cycle’s” worth of ATM Cell
Data. In other words, if the UTOPIA Data bus width is
configured to be 16 bits wide, then the RxClav signal
will be asserted when the RxFIFO contains at least
two bytes of cell data. Likewise, if the UTOPIA Data
bus width is configured to be 8 bits wide, then the
RxClav signal will be asserted when the RxFIFO
contains at least one byte of ATM cell data. The
Receive UTOPIA Interface block will negate RxClav
when the Rx FIFO has been depleted of any data.
Therefore, the RxClav pin exhibits a role that is similar
to a “Ready Ready” indicator in RS-232 based data
transmission systems.
The ATM Layer processor is expected to monitor the
state of the RxClav pin very closely (either in a tightly
polled or interrupt driven approach). The ATM Layer
processor is also expected to respond very quickly to
the assertion of RxClav and read out the cell data in
order to avoid an “Overrun Condition” in the Rx FIFO.
Finally, the ATM Layer processor is expected to do
one of two things, whenever RxClav toggles “l(fā)ow”.
Quickly halting its reading of data from the
Receive UTOPIA data bus.
Or, “validate” each byte or word of ATM cell data
that it reads from the Receive UTOPIA Data bus,
by checking the level of the RxClav signal. In this
case, the ATM Layer processor must have the
ability to internally remove any ATM cell data
bytes or words that have been read in, after
RxClav has toggled “l(fā)ow”.
Octet-Level Handshaking
1.
2.
Figure 86 presents a timing diagram illustrating the
behavior of the RxClav pin during reads from the
Receive UTOPIA Interface block, while operating in
the Octet-Level Handshaking Mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。