參數(shù)資料
型號: XRT7245
廠商: Exar Corporation
英文描述: DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡接口)
中文描述: DS3自動柜員機用戶網(wǎng)絡接口(DS3異步傳輸模式用戶網(wǎng)絡接口)
文件頁數(shù): 236/324頁
文件大小: 4103K
代理商: XRT7245
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁當前第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
236
If one of these conditions occurs, and if that particu-
lar condition is enabled for interrupt generation, then
when the local
μ
P/
μ
C reads the UNI Interrupt Status
Register, as shown below; it should read “1xxxxxxxb”
(where the -b suffix denotes a binary expression, and
the “x” denotes a “don’t care” value.)
At this point, the local μC/μP will have determined
that the Receive DS3 Framer block is the source of
the interrupt, and that the Interrupt Service Routine
should branch accordingly. In order to accomplish
this the local μP/μC should now proceed to read one
or all of the following registers.
Rx DS3 Interrupt Status Register (Address = 11h)
Rx DS3 FEAC Interrupt Enable/Status Register
(Address = 13h)
Rx DS3 LAPD Control Register (Address = 14h)
The roles of the bits, within each of these registers to
interrupt processing, are described below.
7.1.2.9.1
The Receive DS3 Framer will generate an interrupt
request, when the following conditions occur.
Receiver Alarm Related Interrupts
Change of State on Receive LOS, OOF, AIS, Idle
Detection
Change of State on Receive FERF, AIC
Detection of Parity Error in a DS3 Frame
Interrupt Servicing of each of these “Receiver-Alarm”
conditions are supported by the Rx DS3 Interrupt
Status Register, which is described below.
Rx DS3 Interrupt Status Register
The bit-format of the Rx DS3 Interrupt Status Register
will flag up to seven different causes of the interrupt.
Associated with the Rx DS3 Interrupt Status Register
is the Rx DS3 Interrupt Enable Register (Address
=10h). The user can write to the Rx DS3 Interrupt
Enable Register in order to disable/enable these indi-
vidual causes of interrupt generation. The bit format
of the Rx DS3 Interrupt Status Register is presented
below.
Bit 0—Parity (P-Bit) Error Interrupt Status
The Receive DS3 Framer asserts this bit if a parity
(P-bit) error is detected in an incoming DS3 Frame. This
bit-field is reset upon being read by the local μC/μP
Bit 1—Change in OOF Status” Interrupt Status
A “1” in this bit-field indicates that the OOF (Out-of-
Frame) Status has changed since the last time this
register was read. This bit-field is reset upon read.
Note: the Receive DS3 Framer will assert this bit if:
1.
The Receive DS3 Framer loses synchronization
and has declared itself “OOF”, or if
The Receive DS3 Framer acquires synchroniza-
tion and has declared itself “In-Frame”.
2.
Bit 2—AIC Interrupt Status (C-Bit Parity Mode Only)
A “1” in this bit-field indicates that validated “AIC” has
changed since the last time this register was read.
This bit-field is reset upon read.
UNI Interrupt Status Register (Address = 05h)
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
RxDS3
Interrupt
Status
RxPLCP
Interrupt
Status
RxCP
Interrupt
Status
Rx UTOPIA
Interrupt
Status
Tx UTOPIA
Interrupt
Status
TxCP
Interrupt
Status
TxDS3
Interrupt
Status
One Sec
Interrupt
Status
RO
RO
RO
RO
RO
RO
RO
RUR
Rx DS3 Interrupt Status Register (Address = 11h)
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
Unused
LOS
Interrupt
Status
AIS
Interrupt
Status
IDLE
Interrupt
Status
FERF
Interrupt
Status
AIC
Interrupt
Status
OOF
Interrupt
Status
Parity Error
Interrupt
Status
RO
RUR
RUR
RUR
RUR
RUR
RUR
RUR
相關PDF資料
PDF描述
XRT7288IP CEPT1 Line Interface
XRT7288 CEPT1 Line Interface(CEPT1線接口)
XRT7288IW CEPT1 Line Interface
XRT7295AE E3 (34.368Mbps) Integrated line Receiver
XRT7295AE_03 E3 (34.368Mbps) Integrated line Receiver
相關代理商/技術參數(shù)
參數(shù)描述
XRT7250 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC
XRT7250ES-PCI 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
XRT7250IQ100 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC
XRT7288 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface
XR-T7288 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface