- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡接口) PDF資料下載
參數(shù)資料
| 型號： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡接口) |
| 中文描述： | DS3自動柜員機用戶網(wǎng)絡接口（DS3異步傳輸模式用戶網(wǎng)絡接口） |
| 文件頁數(shù)： | 181/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁當前第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
á
PRELIMINARY
DS3 UNI FOR ATM
XRT7245
REV. 1.03
181
6.3.3.2
The BIP-8 (Bit Interleaved Parity) generator takes a
total of 12 x 54 octets per PLCP frame, (which con-
sists of the POH byte fields and the associated ATM
cells—a total of 648 octets) and performs a very
specific sequence of calculations. The BIP-8 generator
takes bit 7 (the MSB) of each of the 648 octets and
calculates an even parity bit (based upon these 648
MSB bits). The resulting parity bit is inserted into bit 7
of the B1 byte. This same calculation is also performed
for each of the remaining 7 bits in each octet. The re-
sulting parity bits are grouped together and inserted
into the B1 byte field. Therefore, the content of the B1
byte is the result of 8 separate parity bit calculations.
The BIP-8 Calculation results that are obtained based
upon the data within a given PLCP frame, will be in-
BIP-8 Generator—B1 Byte
serted into the B1 octet position of the very next
PLCP frame.
The B1 byte will ultimately be used by the “Far-End”
Receive PLCP Processor, in order to monitor the
transmission performance between the “Near-End”
Transmitter and the “Far-End” Receiver. For more in-
formation on how the Receive PLCP Processor han-
dles the B1 byte, please see Section 7.2.2.3.1.
6.3.3.3
The purpose of the G1 byte is to provide the “Far-End”
Transmitter with diagnostic information on how well
the “Near-End” Receive PLCP (e.g., the on-chip Re-
ceive PLCP) Processor is receiving and processing its
PLCP frames. The bit field of the G1 byte is
presented below.
G1 Byte Generator
Each of these bit-fields are discussed below.
Far-End Block Error (FEBE)
The Receive PLCP Processor will receive and extract
the PLCP Overhead bytes from incoming PLCP
frames, originating from a “Far-End” Transmit PLCP
Processor. While the Receive PLCP Processor is re-
ceiving a PLCP frame, it will calculate its own BIP-8
value for that frame. Afterwards, the Receive PLCP
Processor will then compare its BIP-8 value with the
contents of the B1 byte that it extracts from the very
next PLCP frame. If these two BIP-8 values match,
then the Receive PLCP Processor will reflect this fact
by writing a FEBE value of 0h into a G1 byte. At
some phase during PLCP frame processing, the Re-
ceive PLCP Processor will route the contents of the
G1 byte to the Transmit PLCP Processor (on the
same chip). This G1 byte will be packed in the next
outbound PLCP frame, which is in turn routed to the
Transmit DS3 Framer. The G1 byte is ultimately
transmitted to the “Far-End” Receive PLCP Processor
over the DS3 transport medium, where it will be
processed and evaluated.
If the Receive PLCP Processor determines that the
two BIP-8 values do not match, then the Receive
PLCP Processor will count the number of bit-errors
(e.g., the number of bit-by-bit discrepancies between
these two BIP-8 values) and write this value into the
FEBE nibble of the G1 byte. This G1 Byte will be
routed to the Transmit PLCP Processor, inserted into
the next outbound PLCP frame, and received and
processed by the Far-End Receive PLCP Processor,
as described above.
Note:
1. Since the BIP-8 value only contains 8-bits, the largest
number of errors that the Receive PLCP processor
can detect is “8”. Therefore, the “FEBE” nibble-field,
within the G1 byte must not contain a value
exceeding the number “8”.
2. For more information on how the Receive PLCP
Processor handles the G1 byte, from the Far-End
Transmit PLCP Processor, please see Section
7.2.2.2.2.
RAI (Yellow Alarm)
If the Receive PLCP Processor has had sufficient
trouble framing to the incoming PLCP frames, (e.g.,
if the Receive PLCP remains “Un-framed” for 2 to 10
seconds), then the Receive PLCP Processor will as-
sert the RAI bit in the G1 byte. The contents of
the G1 byte will be routed to the Transmit PLCP
Processor and subjected to the processing that was
described above.
6.3.3.4
Inserting Errors into the PLCP Path
Overhead Bytes
The XRT7245 DS3 UNI has provision to allow the us-
er to insert errors into the POH bytes of each out-
bound PLCP frames. The user may wish to do this for
chip/equipment test purposes.
The following sections briefly discuss these options.
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
Far End Block Error (FEBE)
RAI (Yellow)
X Bits (Ignored by the Receiver)
4 Bits
1 Bit
3 Bits
相關PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復。