- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP16210 TVS 400W 6.5V UNIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號： | DSP16210 |
| 英文描述： | TVS 400W 6.5V UNIDIRECT SMA |
| 中文描述： | DSP16210數(shù)字信號處理器 |
| 文件頁數(shù)： | 99/173頁 |
| 文件大?。?/td> | 2621K |
| 代理商： | DSP16210 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁
Data Sheet
July 2000
DSP16210 Digital Signal Processor
Lucent Technologies Inc.
DRAFT COPY
99
Software Architecture
(continued)
Registers
(continued)
Register Settings
(continued)
Table 54. ioc (I/O Configuration) Register
15—11
Reserved
10
9
8
7—5
4
3
2
1
0
WDDLY SIOLB EBIO
CKOSEL[2:0]
WEROM
RWNADV
DENB2 DENB1 DENB0
Bit
Field
Reserved
WDDLY
(Write Data
Delay)
Value
—
0
Description
15—11
10
Reserved—write with zero.
Drive write data onto DB[15:0] approximately one half-cycle of CKO
after RWN
goes low.
Drive write data onto DB[15:0] approximately one cycle of CKO
after RWN goes
low.
SSIO: Deselect loopback.
SSIO: Select loopback, i.e., loop back DO to DI.
Pin Multiplexing: Select VEC[3:0] for the VEC[3:0]/IOBIT[7:4]
pins.
Pin Multiplexing: Select the high half of BIO, IOBIT[7:4], for the
VEC[3:0]/IOBIT[7:4]
pins.
CLK: Internal free-running clock.
CLKE: Internal free-running clock suspended (held high) during low-power
standby mode (AWAIT bit of
alf
register is set).
ZERO: Held low.
Reserved.
CKI: Output of CKI clock input buffer.
ZERO: Held low.
ONE: Held high.
ONE: Held high.
Selects YMAP0. This allows for external ERAMHI and ERAMLO requests.
Selects YMAP1. Forces all ERAM requests to access EROM instead. If
WEROM is set, the DENB1 field (
ioc
bit 1) and the RDYEN1 and YATIM[3:0]
fields (
mwait
bits 13 and 7—4) control Y-side accesses to EROM.
Delay leading edge of RWN.
Do not delay RWN.
1
9
SIOLB
(SIO Loopback)
EBIO
(Enable BIO)
0
1
0
1
8
7—5
CKOSEL[2:0]
(Selection
Control for CKO
output pin)
000
001
010
011
100
101
110
111
0
1
4
WEROM
(Write EROM)
3
RWNADV
(RWN Pin
Advance)
DENB2
(Delay Enable)
DENB1
(Delay Enable)
0
1
2
0
1
0
1
Do not delay IO enable.
Delay leading edge of IO enable by one half-cycle of CKO
.
Do not delay ERAM, ERAMHI, and ERAMLO enables.
Delay leading edge of ERAM, ERAMHI, and ERAMLO enables by one half-cycle
of CKO
.
Do not delay EROM enable.
Delay leading edge of EROM enable by one half-cycle of CKO
.
1
0
DENB0
(Delay Enable)
0
1
Assuming that the CKO pin is programmed as the internal clock CLK, i.e., CKOSEL[2:0] = 000.
VEC0 corresponds to IOBIT7, VEC1 corresponds to IOBIT6, VEC2 corresponds to IOBIT5, and VEC3 corresponds to IOBIT4.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP1627 | TVS 400W 6.5V BIDIRECT SMA |
| DSP1629 | TVS 400W 64V UNIDIRECT SMA |
| DSP16410C | TVS 400W 7.0V UNIDIRECT SMA |
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP1627 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP1627 Digital Signal Processor |
| DSP1627F32K10IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K10IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K11I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| DSP1627F32K11IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。