- 您現(xiàn)在的位置：買賣IC網 > PDF目錄377000 > DSP16210 TVS 400W 6.5V UNIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號： | DSP16210 |
| 英文描述： | TVS 400W 6.5V UNIDIRECT SMA |
| 中文描述： | DSP16210數(shù)字信號處理器 |
| 文件頁數(shù)： | 68/173頁 |
| 文件大小： | 2621K |
| 代理商： | DSP16210 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁
Data Sheet
July 2000
DSP16210 Digital Signal Processor
68
DRAFT COPY
Lucent Technologies Inc.
Hardware Architecture
(continued)
Power Management
(continued)
Software Stop, PLL Disabled and Not Selected
. The PLL is enabled to run at 100 MHz, assuming a constant
CKI input clock of 10 MHz. Prior to performing a software stop by setting the NOCK bit (
powerc
[9]), the program
reduces power by turning off all the peripherals, holding the CKO pin low, and disabling the PLL. Because the PLL
is disabled (powered down) during software stop, it does not dissipate power. The device restarts with CKI as the
internal clock before the program reselects the PLL clock. After coming out of software stop, the program must
enable the PLL and wait for it to lock before reselecting it.
di
pllc=0xa9f2
/* Globally disable interrupts for PLL lock.
/* pllc[15]=1 enables the PLL to run at 100 MHz
/* with CKI=10 MHz. CKI must remain running.
/* Assure time for PLL to lock
if lock goto select_pll
goto pll_buzz
select_pll: pllc=0xe9f2
/* pllc[14]=1 selects the PLL.
ei
/* Globally re-enable interrupts.
.
.
/* user code with CLK = 100 MHz
.
pllc=0x29f2
/* Prepare for stop--deselect and disable PLL...
powerc=0x189f
/* (select CKI), set INT0EN, turn off peripherals.
2*nop
/* Wait for it to take effect.
di
inc0=NO_INT0
/* Disable the INT0 interrupt (Clear inc0[11:10]).
ei
ioc = 0x0040
/* Hold CKO low.
_nock:
powerc=0x1e9f
/* Set NOCK to stop internal clock.
/* Minimum switching power consumed here.
3*nop
/* Some nops are needed.
/* INT0 pin clears the NOCK bit; clocking resumes.
cont:
...
/* User code executes here.
powerc=0x0000
/* Clear INT0EN bit, select high-speed clock,
/* turn on peripherals
2*nop
/* Wait for it to take effect
ins 0x0020
/* Clear the INT0 status bit.
di
/* Globally disable interrupts for PLL lock...
inc0=INT0
/* and inc0 change. Safe to reenable INT0.
pllc=0xa9f2
/* pllc[15]=1 enables the PLL to run at 100 MHz.
pll_buzz2:
/* Assure time for PLL to lock
if lock goto select_pll2
goto pll_buzz2
select_pll2:pllc=0xe9f2
/* pllc[14]=1 selects the PLL.
ei
/* Globally re-enable interrupts.
ioc=0x0000
/* CKO is free-running PLL clock.
*/
*/
*/
*/
pll_buzz:
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
*/
相關PDF資料 |
PDF描述 |
|---|---|
| DSP1627 | TVS 400W 6.5V BIDIRECT SMA |
| DSP1629 | TVS 400W 64V UNIDIRECT SMA |
| DSP16410C | TVS 400W 7.0V UNIDIRECT SMA |
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| DSP1627 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP1627 Digital Signal Processor |
| DSP1627F32K10IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K10IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K11I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| DSP1627F32K11IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復。