- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368825 > 20665 ?lanSC310 Programmer＇s Reference Manual PDF資料下載
參數(shù)資料
| 型號： | 20665 |
| 英文描述： | ?lanSC310 Programmer＇s Reference Manual |
| 中文描述： | ？lanSC310程序員參考手冊 |
| 文件頁數(shù)： | 9/186頁 |
| 文件大?。?/td> | 918K |
| 代理商： | 20665 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁
ix
Table 4-13 Floppy-Disk-Drive Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-22
Table 4-14 Hard-Disk-Drive Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-23
Table 4-15 General Bus I/O Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-23
Table 4-16 8-Bit ISA Memory-Cycle Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-24
Table 4-17 16-Bit ISA Memory-Cycle Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . 4-24
Table 4-18 DRAM First Cycle Wait State Select Logic. . . . . . . . . . . . . . . . . . . . . . . 4-25
Table 4-19 DRAM Bank Miss Wait State Select Logic. . . . . . . . . . . . . . . . . . . . . . . 4-25
Table 4-20 Read Version Stepping Level Decode . . . . . . . . . . . . . . . . . . . . . . . . . . 4-26
Table 4-21 Refresh Interval Select Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-27
Table 4-22 Bus Option Status Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-28
Table 4-23 Memory Configuration (DRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-28
Table 4-24 MMSA/B Page Register I/O Addresses . . . . . . . . . . . . . . . . . . . . . . . . . 4-32
Table 4-25 Page Register Contents Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-32
Table 4-26 MMSA Base Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-33
Table 4-27 MMS Memory Range Select Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-34
Table 4-28 PMU Mode Select Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-45
Table 4-29 PLL Restart Time Select Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-47
Table 4-30 Hit-Count Limit Bit Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-51
Table 4-31 Trigger Period Select Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-52
Table 4-32 Low-Speed Duration Period Select Logic. . . . . . . . . . . . . . . . . . . . . . . . 4-52
Table 4-33 Last PMU Mode Indicator Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-54
Table 4-34 Present PMU Mode Indicator Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-55
Table 4-35 Low-Speed PLL Mode CPU Clock Speed Select. . . . . . . . . . . . . . . . . . 4-60
Table 4-36 Latch and Buffer Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-62
Table 4-37 High-Speed PLL Frequency Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-63
Table 4-38 RAM Mode Decode Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-63
Table 4-39 Interrupt Redirect Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-65
Table 4-40 ROM-BIOS Enable and Wait-State Select Logic . . . . . . . . . . . . . . . . . . 4-66
Table 4-41 ROM-DOS Enable and Wait-State Select Logic . . . . . . . . . . . . . . . . . . 4-67
Table 4-42 ROM-DOS Linear-Address Decode-Size Select Logic . . . . . . . . . . . . . 4-68
Table 4-43 Output Drive Strength Select Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-69
Table 4-44 I/O Drive Type Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-69
Table 4-45 Parallel Port Pin Redefinition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-70
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 20668 | ?lanSC300 Data Sheet ?lanSC310 Data Sheet |
| 2067 | SAFETY SWITCH FERROCODE |
| 2070 | SAFETY SWITCH FERROCODE |
| 2068 | SAFETY SWITCH FERROCODE |
| 2068-6104-015 | Flange Mount Medium Power Terminations |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 20-665000-00 | 功能描述:IC 與器件插座 SOWIC TO SOIC ADAPT 20 PINS RoHS:否 制造商:Molex 產(chǎn)品:LGA Sockets 節(jié)距:1.02 mm 排數(shù): 位置/觸點數(shù)量:2011 觸點電鍍:Gold 安裝風(fēng)格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C |
| 20-665000-00-P | 制造商:ARIES 制造商全稱:Aries Electronics, Inc. 功能描述:SOWI-to-SOIC Adapter |
| 206650-1 | 制造商:TE Connectivity 功能描述:206650-1 |
| 2066531 | 制造商: 功能描述: 制造商:TE Connectivity 功能描述: 制造商:undefined 功能描述: |
| 206653-1 | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。