- 您現在的位置：買賣IC網 > PDF目錄368825 > 20665 ?lanSC310 Programmer＇s Reference Manual PDF資料下載
參數資料
| 型號： | 20665 |
| 英文描述： | ?lanSC310 Programmer＇s Reference Manual |
| 中文描述： | ？lanSC310程序員參考手冊 |
| 文件頁數： | 153/186頁 |
| 文件大?。?/td> | 918K |
| 代理商： | 20665 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁當前第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁
Configuration Registers
4-63
Table 4-37
High-Speed PLL Frequency Select
HSPLLFQ
1 0
High-Speed PLL (CLK2) Frequency
0 0
40 MHz
0 1
50 MHz
1 0
66 MHz
1 1
(Reserved)
Note:
In order to meet DRAM timing at 33 MHz, the following registers
need to be programmed as indicated:
Clear bit 6 of the Command Delay register at Index 60h.
Set bit 4 of the MMS Memory Wait State 1 register at Index 62h.
Set bit 5 of the ROM Configuration 1 register at Index 65h.
Set bits 5 and 6 of the Wait State Control register at Index 63h.
Table 4-38
RAM Mode Decode Logic
RAM Mode
Index B4h
Bit 7
Index B1h
Bits 7–6
Total
Memory
Bank 0
Bank 1
256-Kbit
×
4-bit DRAM
1
0 0
512 Kbyte
512 Kbyte
–
256-Kbit
×
4-bit DRAM
1
0 1
1 Mbyte
512 Kbyte
512 Kbyte
Asymmetric 1-Mbit
×
16-bit DRAM
1
1 0
2 Mbyte
2 Mbyte
–
Asymmetric 1-Mbit
×
16-bit DRAM
1
1 1
4 Mbyte
2 Mbyte
2 Mbyte
(See Table 4-23 on page 4-28)
0
x x
Controlled by bits 4–2 of Index 66h
Notes:
If bit 7 of the Function Enable 3 register at Index B4h is 1, bits 4–2 of the Memory Configuration 1 register
at Index 66h are disabled. Bit 0 of the Memory Configuration 1 register determines Page mode or Enhanced
Page mode.
If the 4-Mbyte memory configuration is selected, the Enhanced Page mode must be selected by setting bit 0
of the Memory Configuration 1 register. Page mode is illegal for this configuration.
相關PDF資料 |
PDF描述 |
|---|---|
| 20668 | ?lanSC300 Data Sheet ?lanSC310 Data Sheet |
| 2067 | SAFETY SWITCH FERROCODE |
| 2070 | SAFETY SWITCH FERROCODE |
| 2068 | SAFETY SWITCH FERROCODE |
| 2068-6104-015 | Flange Mount Medium Power Terminations |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 20-665000-00 | 功能描述:IC 與器件插座 SOWIC TO SOIC ADAPT 20 PINS RoHS:否 制造商:Molex 產品:LGA Sockets 節(jié)距:1.02 mm 排數: 位置/觸點數量:2011 觸點電鍍:Gold 安裝風格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C |
| 20-665000-00-P | 制造商:ARIES 制造商全稱:Aries Electronics, Inc. 功能描述:SOWI-to-SOIC Adapter |
| 206650-1 | 制造商:TE Connectivity 功能描述:206650-1 |
| 2066531 | 制造商: 功能描述: 制造商:TE Connectivity 功能描述: 制造商:undefined 功能描述: |
| 206653-1 | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。