- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368825 > 20665 ?lanSC310 Programmer＇s Reference Manual PDF資料下載
參數(shù)資料
| 型號： | 20665 |
| 英文描述： | ?lanSC310 Programmer＇s Reference Manual |
| 中文描述： | ？lanSC310程序員參考手冊 |
| 文件頁數(shù)： | 112/186頁 |
| 文件大?。?/td> | 918K |
| 代理商： | 20665 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁當(dāng)前第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁
4-22
Configuration Registers
4.3.21
I/O Wait State Register (Index 61h)
This register defines the number of wait states for I/O cycles to different I/O addresses. It
also contains the control for forcing the CPU clock to run at 9.2 MHz from the low-speed
PLL during High-Speed PLL mode.
The number of wait states selected in this register must be greater than the bus I/O com-
mand delay specified in the Command Delay register at Index 60h.
After reset, the CPU clock runs at low speed (9.2 MHz). Write a 1 to bit 6 of this register
to enable the CPU to run at high speed (the speed set by bits 4–3 of the Function
Enable 2 register at Index B1h). The CPU only runs in high speed during DRAM
accesses, local bus accesses, fast ROM accesses, and while idle. ISA accesses cause
the CPU clock to switch to 9.2 MHz, thus saving power.
7
0
Field
Bit
Default
IOWS
HDWS
FDWS
DMAMMS
0
SPEED
0
IOWS1
0
IOWS0
0
HDWS1
0
HDWS0
0
FDWS1
0
FDWS0
0
Bit
Name
R/W
Function
7
DMAMMS
W
0 = Disable MMS during DMA
1 = Enable MMS in DMA cycle
CPU clock speed select:
0 = Force all operations to be low speed (9.2 MHz)
1 = High speed
Other bus I/O wait states, bit 1
Other bus I/O wait states, bit 0
Hard-disk-drive wait states, bit 1
Hard-disk-drive wait states, bit 0
Floppy-disk-drive wait states, bit 1
Floppy-disk-drive wait states, bit 0
6
SPEED
W
5
4
3
2
1
0
IOWS1
IOWS0
HDWS1
HDWS0
FDWS1
FDWS0
W
W
W
W
W
W
Table 4-13
Floppy-Disk-Drive Wait States
FDWS1
FDWS0
SYSCLK Cycles Delayed
0
0
5 (default)
0
1
4
1
0
3
1
1
2
Note:
Acts on addresses from 3F0–3F7h.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 20668 | ?lanSC300 Data Sheet ?lanSC310 Data Sheet |
| 2067 | SAFETY SWITCH FERROCODE |
| 2070 | SAFETY SWITCH FERROCODE |
| 2068 | SAFETY SWITCH FERROCODE |
| 2068-6104-015 | Flange Mount Medium Power Terminations |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 20-665000-00 | 功能描述:IC 與器件插座 SOWIC TO SOIC ADAPT 20 PINS RoHS:否 制造商:Molex 產(chǎn)品:LGA Sockets 節(jié)距:1.02 mm 排數(shù): 位置/觸點(diǎn)數(shù)量:2011 觸點(diǎn)電鍍:Gold 安裝風(fēng)格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C |
| 20-665000-00-P | 制造商:ARIES 制造商全稱:Aries Electronics, Inc. 功能描述:SOWI-to-SOIC Adapter |
| 206650-1 | 制造商:TE Connectivity 功能描述:206650-1 |
| 2066531 | 制造商: 功能描述: 制造商:TE Connectivity 功能描述: 制造商:undefined 功能描述: |
| 206653-1 | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。