參數(shù)資料
型號(hào): 20665
英文描述: ?lanSC310 Programmer's Reference Manual
中文描述: ?lanSC310程序員參考手冊(cè)
文件頁(yè)數(shù): 170/186頁(yè)
文件大?。?/td> 918K
代理商: 20665
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)當(dāng)前第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)
INDEX
I-5
floppy disk drive wait states (table),
4-22
hard drive wait states,
4-23
SMI Enable Register (Index 41h),
4-13
SMI Status Register (Index 43h),
4-14
disk drives, powered-down,
1-29
1-31
DISREFOFF bit,
4-69
DISW bit,
4-27
divider-chain bits, time-base (table),
3-18
Divisor Latch Lower Byte (Ports 2F8h & 3F8h),
3-12
Divisor Latch Upper Byte (Ports 2F8h & 3F9h),
3-12
DLAB bit,
3-13
DM bit,
3-19
DMA access, controlling (table),
4-6
DMA clock
clock stop feature,
1-41
PMU clock speeds (table),
1-6
DMA Controller Registers
DMA Controller 1 addresses (table),
3-5
DMA Controller 2 addresses (table),
3-7
DMA Page Registers,
3-7
3-8
DMAMMS bit,
4-22
DMASTCLK bit,
4-61
DMWS bit,
4-34
Documentation
Contents of Manual,
xii
Literature Fulfillment Service,
xii
Purpose of this Manual,
xi
Related AMD Publications,
xii
DOS chip-select signal
DOSCS wait-state control-bit logic (table),
2-16
high-speed clock ROM cycles,
2-15
purpose and use,
2-16
DOSCS signal
accessing ROM DOS memory,
2-8
address decode (table),
4-68
controlling with ROM Configuration 3 Register (Index
B8h),
4-67
DOS chip-select signal,
2-8
high-speed clock ROM cycles,
2-15
number of wait states of DOSCS cycle (table),
4-67
ROM chip-select command gating,
2-14
ROM chip-select signal,
2-15
wait-state control-bit logic (table),
2-16
Doze mode. See alsoLow-Speed to Doze Timer Regis-
ter (Index 84h).
1-5
1-6
Doze to Sleep Timer Register (Index 85h)
description,
4-44
state-transition timing,
1-22
DR bit,
3-14
DRAM
80-ns DRAM support,
2-17
8254-based DRAM refresh,
2-3
configurations,
2-2
DRAM bank miss wait state select logic (table),
4-25
DRAM first cycle wait state select logic (table),
4-25
Enhanced Page mode,
2-4
memory configuration (DRAM (table),
4-28
memory initialization example (table),
2-3
Page-mode DRAMs,
2-4
registers for setting up (table),
4-7
self-refresh DRAMs,
2-17
slow refresh,
2-3
Drive Timer Register (Index 47h)
bit descriptions,
4-17
hard drive and floppy disk drive timer setting bit logic
(table),
4-18
DRLSD bit,
3-15
DRQ pins as wake-up signals,
1-24
DRQ0 bit,
4-53
DRQ1 bit
Activity Mask 1 Register (Index 75h),
4-40
Activity Status 1 Register (Index A0h),
4-53
DRQ1 signal (table),
1-23
DRQ2 bit
Activity Mask 1 Register (Index 75h),
4-40
Activity Status 1 Register (Index A0h),
4-53
DRQ2 signal (table),
1-23
DRQ3 bit
Activity Mask 1 Register (Index 75h),
4-40
Activity Status 1 Register (Index A0h),
4-53
DRQ3 signal (table),
1-23
DRQ5 signal (table),
1-23
DRQ6 signal (table),
1-23
DRQ7 signal (table),
1-23
相關(guān)PDF資料
PDF描述
20668 ?lanSC300 Data Sheet ?lanSC310 Data Sheet
2067 SAFETY SWITCH FERROCODE
2070 SAFETY SWITCH FERROCODE
2068 SAFETY SWITCH FERROCODE
2068-6104-015 Flange Mount Medium Power Terminations
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
20-665000-00 功能描述:IC 與器件插座 SOWIC TO SOIC ADAPT 20 PINS RoHS:否 制造商:Molex 產(chǎn)品:LGA Sockets 節(jié)距:1.02 mm 排數(shù): 位置/觸點(diǎn)數(shù)量:2011 觸點(diǎn)電鍍:Gold 安裝風(fēng)格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C
20-665000-00-P 制造商:ARIES 制造商全稱:Aries Electronics, Inc. 功能描述:SOWI-to-SOIC Adapter
206650-1 制造商:TE Connectivity 功能描述:206650-1
2066531 制造商: 功能描述: 制造商:TE Connectivity 功能描述: 制造商:undefined 功能描述:
206653-1 制造商: 功能描述: 制造商:undefined 功能描述: