參數(shù)資料
型號: 20665
英文描述: ?lanSC310 Programmer's Reference Manual
中文描述: ?lanSC310程序員參考手冊
文件頁數(shù): 55/186頁
文件大?。?/td> 918K
代理商: 20665
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當(dāng)前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁
Memory Management
2-3
2.1.1
DRAM Configurations
The élanSC310 microcontroller supports up to 16 Mbyte of on-board DRAM, organized
as one or two memory banks (16-bit data path to memory). The RAS0 and RAS1 signals
enable the banks, while the CAS0L, CAS0H, CAS1L, and CAS1H signals are used to
select the upper and lower sections of each bank. Each bank is 16 bits wide and contains
1, 2, or 4 chips depending on the bit architecture of the memory chips. The following bits
are used to specify the memory size and architecture:
I
Bits 4–2 of the Memory Configuration 1 register at Index 66h
I
Bits 7–6 of the Function Enable 2 register at Index B1h
I
Bit 7 of the Function Enable 3 register at Index B4h
Insight into the mapping of both DRAM configurations can be gained by examining
Table 4-23 on page 4-28 and Table 4-38 on page 4-63. As an example of how to program
the memory configuration, the settings in Table 2-1 on page 2-3 select a 4-Mbyte memory
that is organized into two banks and configured for Enhanced-Page-mode operation.
2.1.2
Refresh and Wait States
The élanSC310 microcontroller supports two memory refresh modes:
I
8254-based DRAM refresh
I
Slow-refresh DRAM
The 8254-based DRAM refresh cannot be selected if power management is performed
because the 8254 clock will be turned off in Suspend mode. Memory refresh needs to
remain enabled since the PMU uses the refresh pulse to synchronize events. The refresh
frequency is under programmer control. See “PMU Control 1 Register (Index A7h)” on
page 4-56 and “Version Register (Index 64h)” on page 4-26.
For example, the settings shown in Table 2-2 on page 2-3 perform the following opera-
tions:
I
Select Slow-Refresh mode for DRAM refreshes. The DRAMs are refreshed at the rate
selected by bits 1 and 0 of the Version register at Index 64h.
I
Select the 32-kHz clock input as the refresh source.
Table 2-1
Memory Initialization Example
Instruction
Ports
Data
Comment
IOW
IOW
022h
023h
B4h
0100 0000
Enable the Memory Configuration 1 register at Index 66h to select
memory configuration.
IOW
IOW
022h
023h
66h
xxx1 0011
Select 4-Mbyte memory configuration (Enhanced Page mode). Note
that bits 6–5 are read only.
Table 2-2
Refresh Initialization Example
Instruction
Ports
Data
Comment
IOW
IOW
022h
023h
A7h
xxxx xx00
Enable slow refresh; select 32-kHz clock for refresh source; disable
refresh during Sleep mode.
相關(guān)PDF資料
PDF描述
20668 ?lanSC300 Data Sheet ?lanSC310 Data Sheet
2067 SAFETY SWITCH FERROCODE
2070 SAFETY SWITCH FERROCODE
2068 SAFETY SWITCH FERROCODE
2068-6104-015 Flange Mount Medium Power Terminations
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
20-665000-00 功能描述:IC 與器件插座 SOWIC TO SOIC ADAPT 20 PINS RoHS:否 制造商:Molex 產(chǎn)品:LGA Sockets 節(jié)距:1.02 mm 排數(shù): 位置/觸點(diǎn)數(shù)量:2011 觸點(diǎn)電鍍:Gold 安裝風(fēng)格:SMD/SMT 端接類型:Solder 插座/封裝類型:LGA 2011 工作溫度范圍:- 40 C to + 100 C
20-665000-00-P 制造商:ARIES 制造商全稱:Aries Electronics, Inc. 功能描述:SOWI-to-SOIC Adapter
206650-1 制造商:TE Connectivity 功能描述:206650-1
2066531 制造商: 功能描述: 制造商:TE Connectivity 功能描述: 制造商:undefined 功能描述:
206653-1 制造商: 功能描述: 制造商:undefined 功能描述: