
iv
Table of Contents
1.10 Auto Low-Speed Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-40
1.11 Micro Power-Off Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-40
1.12 Other Power-Saving Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-41
1.12.1
DMA Clock Stop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-41
1.12.2
Data-Path Disabling Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-41
1.12.3
Slow Refresh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-41
1.12.4
Quiet Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-41
Chapter 3
MEMORY MANAGEMENT
2.1
System Memory: DRAM and Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-2
2.1.1
DRAM Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-3
2.1.2
Refresh and Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-3
2.1.3
Maximum ISA and Local Bus Configurations . . . . . . . . . . . . . . .2-5
2.2
ROM-BIOS Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6
2.3
ROM-DOS Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-8
2.4
Memory Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9
2.5
Other Memory Controller Information . . . . . . . . . . . . . . . . . . . . . . . . . . .2-14
2.5.1
ROM Chip-Select Command Gating. . . . . . . . . . . . . . . . . . . . .2-14
2.5.2
Wait States and Command Delays . . . . . . . . . . . . . . . . . . . . . .2-14
2.5.3
High-Speed Clock ROM Cycles . . . . . . . . . . . . . . . . . . . . . . . .2-15
2.5.4
ROM Chip-Select Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-15
2.5.5
DOS Chip-Select Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-16
2.5.6
Self-Refresh DRAMs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-17
2.5.7
80-ns DRAM Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-17
Chapter 4
PC/AT PERIPHERAL REGISTERS
3.1
Bus Initialization Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2
3.1.1
Bus Initialization Enable Register (Port 3D4h, Index 12h) . . . . .3-2
3.1.2
Bus Initialization Register (Port 3D4h, Index 19h) . . . . . . . . . . .3-2
3.1.3
Parallel Port Address Select Register (Port 3D4h, Index 20h) . .3-3
3.2
PC/AT-Compatible Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3
3.2.1
Interrupt Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3
3.2.2
Programmable Interval Timer Registers . . . . . . . . . . . . . . . . . . .3-4
3.2.3
DMA Controller Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-5
3.2.4
DMA Page Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7
3.2.5
Parallel Port Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . .3-8
3.2.6
UART Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-11
3.2.7
Real-Time Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-16
3.3
Miscellaneous PC/AT-Compatible Port Registers . . . . . . . . . . . . . . . . . .3-20
3.3.1
XT Keyboard Data Register (Port 060h) . . . . . . . . . . . . . . . . . .3-20
3.3.2
Port B Register (Port 061h). . . . . . . . . . . . . . . . . . . . . . . . . . . .3-20
3.3.3
NMI/RTC Index Address Register (Port 070h) . . . . . . . . . . . . .3-21
3.3.4
RTC Index Data Register (Port 071h). . . . . . . . . . . . . . . . . . . .3-21
3.3.5
Port 92 (Port 092h) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-21
Chapter 5
CONFIGURATION REGISTERS
4.1
Configuration Register Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.1.1
Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.1.2
Index Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2
4.1.3
Configuring the élanSC310 Microcontroller . . . . . . . . . . . . . . . .4-4
4.2
Configuration Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-11
4.2.1
Configuration Address Register (Port 022h). . . . . . . . . . . . . . .4-11
4.2.2
Configuration Data Register (Port 023h). . . . . . . . . . . . . . . . . .4-11
4.3
Configuration Index Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-11
4.3.1
Reserved Registers (Index 00-07h) . . . . . . . . . . . . . . . . . . . . .4-11
4.3.2
Resume Mask Register (Index 08h) . . . . . . . . . . . . . . . . . . . . .4-11
4.3.3
Resume Status Register (Index 09h) . . . . . . . . . . . . . . . . . . . .4-12