
viii
LIST OF TABLES
Table 1-1
Table 1-2
Table 1-3
Table 1-4
Table 1-5
Table 1-6
Table 1-7
Table 1-8
Table 1-9
Table 1-10 Battery-Level Management Functionality. . . . . . . . . . . . . . . . . . . . . . . . 1-32
Table 2-1
Memory Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
Table 2-2
Refresh Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
Table 2-3
Memory-Speed Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4
Table 2-4
33-MHz Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
Table 2-5
Bus Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
Table 2-6
ROM-BIOS Address Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
Table 2-7
MMS Mapping Example Settings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13
Table 2-8
Command Delay Duration for Various Cycles . . . . . . . . . . . . . . . . . . . . 2-14
Table 2-9
Wait States for Various Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-15
Table 2-10 ROMCS Wait-State Control-Bit Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . 2-16
Table 2-11 DOSCS Wait-State Control-Bit Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . 2-16
Table 3-1
Bus Initialization Index and Data Registers . . . . . . . . . . . . . . . . . . . . . . . 3-2
Table 3-2
Enabling the Bus Initialization Registers . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Table 3-3
Parallel Port I/O Select. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
Table 3-4
Interrupt Controller 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
Table 3-5
Interrupt Controller 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
Table 3-6
System Timer Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-5
Table 3-7
DMA Controller 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6
Table 3-8
DMA Controller 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Table 3-9
DMA Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
Table 3-10 Interrupt ID Bit Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13
Table 3-11 Word Length Bit Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13
Table 3-12 Real-Time Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
Table 3-13 RTC Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Table 3-14 Register A Periodic-Interrupt Rate-Selection Bits (32.768 kHz). . . . . . . 3-18
Table 3-15 Register A Time-Base Divider-Chain Bits . . . . . . . . . . . . . . . . . . . . . . . 3-18
Table 4-1
Configuration Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-2
Table 4-2
Mandatory Configuration Bit Settings. . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Table 4-3
Recommended Configuration Bit Settings . . . . . . . . . . . . . . . . . . . . . . . . 4-4
Table 4-4
PIO Timer Setting Logic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-16
Table 4-5
PIO Address Range Decode Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-17
Table 4-6
Hard-Disk-Drive and Floppy-Disk-Drive Timer Setting Bit Logic . . . . . . 4-18
Table 4-7
ROM-DOS Wait-State Select Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-19
Table 4-8
ROM-DOS Command-Delay Select Logic . . . . . . . . . . . . . . . . . . . . . . . 4-19
Table 4-9
8-Bit ISA I/O Access Command Delay. . . . . . . . . . . . . . . . . . . . . . . . . . 4-20
Table 4-10 8-Bit ISA Memory Access Command Delay. . . . . . . . . . . . . . . . . . . . . . 4-21
Table 4-11 ROM-BIOS Wait States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-21
Table 4-12 Refresh-Cycle Wait States. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-21
PMU Clock Speeds . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6
Inactivity States and Transition Intervals . . . . . . . . . . . . . . . . . . . . . . . . 1-10
Power-Management Setup. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
Power-Management Control Pin Settings . . . . . . . . . . . . . . . . . . . . . . . 1-12
PIO Timeout Settings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-12
SMI-Generation Settings for PIO Accesses. . . . . . . . . . . . . . . . . . . . . . 1-13
PMC Pin Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14
Wake-Up Signal Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
Registers that Enable SMI Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-27