- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362398 > ARM966E-S ARM966E-S Microprocessor Core preliminary technical manual 6/01 PDF資料下載
參數(shù)資料
| 型號(hào)： | ARM966E-S |
| 英文描述： | ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| 中文描述： | ARM966E - ?微處理器核的初步技術(shù)手冊(cè)6月1日 |
| 文件頁數(shù)： | 69/166頁 |
| 文件大小： | 1145K |
| 代理商： | ARM966E-S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當(dāng)前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
Exception Descriptions
Rev. A
4-7
Copyright 1999-2001 by LSI Logic Corporation. All rights reserved.
generate data aborts (LDR, LDRH, LDRSH, LDRB, LDRSB, STR, STRH,
STRB, LDM, STM, LDC, STC), the final value that these instructions
leave in the base register is implementation-defined.
4.3.6 IRQ (Interrupt Request) Exception
Cause –
The IRQ exception is generated when the nIRQ input is
asserted. It has a lower priority than the FIQ exception and is masked
out when an FIQ sequence is entered. Interrupts are disabled when the
I bit in the CPSR is set (note that the I bit can only be changed from a
privileged mode). If the I flag is cleared, the ARM9E-S processor core
checks for an IRQ at instruction boundaries.
Processing –
When an IRQ is detected, the following actions occur:
R14_irq is loaded with the address of the next instruction to be
executed + 4
SPSR_irq is loaded with the contents of CPSR
CPSR[5:0] are set to 0b010010 (interrupt mode)
CPSR6 remains unchanged (fast interrupt status is unchanged)
CPSR7 is set to one (normal interrupts are disabled)
The program counter (PC) is loaded with the interrupt request
exception vector (0x18)
To return after servicing the interrupt, use
SUBS PC, R14, #4
. This
instruction restores both the PC (from R14_irq) and CPSR (from
SPSR_irq) and resumes execution of the interrupted code.
4.3.7 FIQ (Fast Interrupt Request) Exception
Cause –
The FIQ exception is generated when the nFIQ input is
asserted. FIQ supports a data transfer or channel process, and has
sufficient private registers to remove the need for register saving in such
applications (thus minimizing the overhead of context switching).
Fast interrupts are disabled when the F bit in the CPSR is set (note that
the F bit can only be altered from a privileged mode). If the F flag is
cleared, the ARM9E-S processor core checks for an FIQ at instruction
boundaries.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ARS2569 | Amplifier. Other |
| AR2569 | Amplifier. Other |
| ARS4019 | Amplifier. Other |
| AR4019 | Amplifier. Other |
| ART2815T | DC to DC Converter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ARM9DIMM-LPC3250 | 功能描述:模塊化系統(tǒng) - SOM LPC3250 ARM9 DIMM Module, Rev 1.0 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲(chǔ)容量:8 MB, 16 MB 存儲(chǔ)類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
| ARMADA166E | 制造商:MARVELL 制造商全稱:MARVELL 功能描述:Industry’s Most Complete Integrated Solution |
| ARMADA166E_1 | 制造商:MARVELL 制造商全稱:MARVELL 功能描述:Industry’s First Application Processor with Integrated EPD Controller Scalable to 800 MHz for Cost-Sensitive, High-Performance eReaders and eBooks |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。