- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362398 > ARM966E-S ARM966E-S Microprocessor Core preliminary technical manual 6/01 PDF資料下載
參數(shù)資料
| 型號： | ARM966E-S |
| 英文描述： | ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| 中文描述： | ARM966E - ?微處理器核的初步技術手冊6月1日 |
| 文件頁數(shù)： | 100/166頁 |
| 文件大?。?/td> | 1145K |
| 代理商： | ARM966E-S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁當前第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
8-4
Tightly Coupled RAM
Rev. A
Copyright 1999-2001 by LSI Logic Corporation. All rights reserved.
accesses to the I-SRAM address space access the I-SRAM. Figure 3.2
on page 3-5 shows the I-SRAM address space.
Enabling the I-SRAM greatly increases the performance of the
ARM966E-S because most accesses to it have no stall cycles, whereas
accessing the ARM966E-S through the AHB can cause several stall
cycles for
each
access.
You must ensure that the I-SRAM is appropriately initialized before it is
enabled and used to supply instructions to the ARM966E-S. If the core
tries to execute instructions from uninitialized I-SRAM, the behavior is
unpredictable.
8.3.2.2 Disabling the I-SRAM
To disable the I-SRAM, clear bit 12 of the CP15 Control Register. When
the I-SRAM has been disabled, all further ARM966E-S instruction
fetches access the AHB. If the ARM966E-S performs a data access to
the I-SRAM address space, an AHB access is performed. Figure 3.2 on
page 3-5 shows the I-SRAM address space.
The contents of the I-SRAM are preserved when it is disabled. If it is
re-enabled, accesses to previously initialized I-SRAM locations returns
the preserved data.
8.3.2.3 Enabling the D-SRAM
To enable the D-SRAM, set bit 2 (the D bit) of the CP15 Control Register.
When the D-SRAM has been enabled, all future read and write accesses
to the D-SRAM address space cause the D-SRAM to be accessed.
Figure 3.2 on page 3-5 shows the D-SRAM address space.
8.3.2.4 Disabling the D-SRAM
To disable the D-SRAM, clear bit 2 of the CP15 Control Register. When
the D-SRAM is disabled, all further reads and writes to the D-SRAM
address space access the AHB. Figure 3.2 on page 3-5 shows the
D-SRAM address space. Read and write accesses to D-SRAM address
space use the D-SRAM (if enabled) or access the AHB.
相關PDF資料 |
PDF描述 |
|---|---|
| ARS2569 | Amplifier. Other |
| AR2569 | Amplifier. Other |
| ARS4019 | Amplifier. Other |
| AR4019 | Amplifier. Other |
| ART2815T | DC to DC Converter |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ARM9DIMM-LPC3250 | 功能描述:模塊化系統(tǒng) - SOM LPC3250 ARM9 DIMM Module, Rev 1.0 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲容量:8 MB, 16 MB 存儲類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
| ARMADA166E | 制造商:MARVELL 制造商全稱:MARVELL 功能描述:Industry’s Most Complete Integrated Solution |
| ARMADA166E_1 | 制造商:MARVELL 制造商全稱:MARVELL 功能描述:Industry’s First Application Processor with Integrated EPD Controller Scalable to 800 MHz for Cost-Sensitive, High-Performance eReaders and eBooks |
發(fā)布緊急采購，3分鐘左右您將得到回復。