參數(shù)資料
型號(hào)： FW82815
英文描述： Controller Miscellaneous - Datasheet Reference
中文描述： 控制器雜項(xiàng)-數(shù)據(jù)表參考
文件頁(yè)數(shù)： 8/172頁(yè)
文件大?。?/td> 795K
代理商： FW82815
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)當(dāng)前第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)
82815 GMCH
R
8
Datasheet
Figures
Figure 1. Intel
815 Chipset Family System Block Diagram ....................................................15
Figure 2. 82815 GMCH Block Diagram....................................................................................16
Figure 3. PAM Registers..........................................................................................................59
Figure 4. System Memory Address Map................................................................................122
Figure 5. Detailed Memory System Address Map..................................................................122
Figure 6. DRAM Array Sockets..............................................................................................139
Figure 7. GMCH Display Cache Interface to 4 MB.................................................................142
Figure 8. 3D/2D Pipeline Preprocessor..................................................................................144
Figure 9. Data Flow for the 3D Pipeline .................................................................................145
Figure 10. GMCH Pinout (Top View-Left Side)......................................................................156
Figure 11. GMCH Pinout (Top View-Right Side)....................................................................157
Figure 12. GMCH BGA Package Dimensions (Top and Side Views)....................................162
Figure 13. GMCH BGA Package Dimensions (Bottom View)................................................163
Figure 14. XOR Tree Implementation....................................................................................165
Tables
Table 1. Supported System Bus and System Memory Bus Frequencies ................................20
Table 2. GMCH PCI Configuration Space (Device 0)..............................................................42
Table 3. Supported System Memory DIMM Configurations.....................................................54
Table 4. Attribute Bit Assignments...........................................................................................58
Table 5. PAM Registers and Associated Memory Segments ..................................................59
Table 6. Summary of GMCH Error Sources, Enables and Status Flags .................................83
Table 7. GMCH Configuration Space (Device 1).....................................................................84
Table 8. Device 2 Configuration Space Address Map (Internal Graphics).............................102
Table 9. Memory Segments and Their Attributes...................................................................123
Table 10. Summay of Transactions Supported By GMCH.....................................................133
Table 11. Host Responses Supported by the GMCH ............................................................134
Table 12. Special Cycles........................................................................................................135
Table 13. Sample Of Possible Mix And Match Options For 4 Row/2 DIMM
Configurations........................................................................................................137
Table 14. Data Bytes on DIMM Used for Programming DRAM Registers.............................138
Table 15. GMCH DRAM Address Mux Function....................................................................139
Table 16. Programmable SDRAM Timing Parameters..........................................................140
Table 17. Memory Size for each configuration :.....................................................................142
Table 18. GMCH Local Memory Address Mapping................................................................143
Table 19. Partial List of Display Modes Supported ................................................................151
Table 20. Partial List of Flat Panel Modes Supported............................................................152
Table 21. Partial List of TV-Out Modes Supported ................................................................153
Table 22. Alphabetical Pin Assignment..................................................................................158
Table 23. Package Dimensions .............................................................................................163
Table 24. XOR Test Pattern Example....................................................................................166
Table 25 XOR Chain 1 35 Inputs Output: SMAA5 (A12)......................................................168
Table 26 XOR Chain 2 33 Inputs Output: SMAA2 (F12) ......................................................168
Table 27 XOR Chain 3 38 Inputs Output: SMAA0 (D13)......................................................169
Table 28 XOR Chain 4 36 Inputs Output: SMAA9 (D13)......................................................169
Table 29 XOR Chain 5 56 Inputs Output: SMD31 (K5) ........................................................170
Table 30 XOR Chain 6 60 Inputs Output: SMAA11 (A13)....................................................171
Table 31 XOR Chain 7 33 Inputs Output: SMAA8 (D12)......................................................171
Table 32 XOR Chain 8 31 Inputs Output: SMAA4 (B12)......................................................172
相關(guān)PDF資料
PDF描述
FWA-25A10F Fuse
FWA-30A10F Fuse
FWA-35A21F Fuse
FWA-40A21F Fuse
FWA-45A21F Fuse
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
FW82815 S L5NQ 制造商:Intel 功能描述:Graphics and Memory Controller Hub 544-Pin BGA
FW82815EM S L4MP 制造商:Intel 功能描述:GRAPHICS AND MEMORY CONTROLLER HUB (GMCH2-M)
FW82815SL5NQ 制造商:Intel 功能描述:
FW828201CA 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference
FW82840 S L3TA 制造商:Intel 功能描述:Memory Controller Hub 544-Pin BGA
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*