- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370261 > FW82815 Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | FW82815 |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 140/172頁 |
| 文件大?。?/td> | 795K |
| 代理商： | FW82815 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁當前第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
82815 GMCH
R
140
Datasheet
4.5.4.
SDRAMT Register Programming
Several DRAM timing parameters are programmable in the GMCH configuration registers. Table 16
summarizes the programmable parameters.
Table 16. Programmable SDRAM Timing Parameters
Parameter
DRAMT Bit
Values (SCLKs)
RAS# Precharge (SRP)
0
2,3
RAS# to CAS# Delay (SRCD)
1
2,3
CAS# Latency (CL)
2
2,3
DRAM Cycle Time (DCT)
4
Tras = 5,6
Trc = 7,8
These parameters are controlled via the DRAMT register. To support different device speed grades,
CAS# Latency, RAS# to CAS# Delay, and RAS# Precharge are all programmable as either two or three
SCLKs. To provide flexibility, these are each controlled by separate register bits (i.e., the GMCH can
support any combination of CAS# Latency, RAS#-to-CAS# Delay and RAS# Precharge).
4.5.5.
SDRAM Paging Policy
The GMCH can maintain up to 4 active pages in any one row; however, the GMCH does not support
active pages in more than 1 row at a time.
The DRAM page closing policy (DPCP) in the GMCH configuration register (GMCHCFG) controls the
page closing policy of the GMCH. This bit controls whether the GMCH “precharges bank” or
“precharges all” during the service of a page miss. When this bit is 0, the GMCH prechanges bank during
the service of a page miss. When this bit is 1, the GMCH prechanges all during the service of a page
miss.
4.6.
Intel
Dynamic Video Memory Technology (D.V.M.T.)
The internal graphics device on the GMCH supports Intel
Dynamic Video Memory Technology
(D.V.M.T.). D.V.M.T. dynamically responds to application requirements by allocating the proper
amount of display and texturing memory. For more details, refer to the document entitled
, “Intel
810
Chipset: Great Performance for Value PCs”
available at:
http://developer.intel.com/design/chipsets/810/810white.htm.
In addition to D.V.M.T., the GMCH supports Display Cache (DC). The graphics engine of the GMCH
uses DC for implementing rendering buffers (e.g., Z buffers). This rendering model requires 4 MB of
display cache and allows graphics rendering (performed across the graphics display cache bus) and
texture MIP map access (performed across the system memory bus) simultaneously. In using D.V.M.T.,
all graphics rendering is implemented in system memory. The system memory bus is arbitrated between
texture MIP-map accesses and rendering functions.
相關PDF資料 |
PDF描述 |
|---|---|
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
| FWA-45A21F | Fuse |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| FW82815 S L5NQ | 制造商:Intel 功能描述:Graphics and Memory Controller Hub 544-Pin BGA |
| FW82815EM S L4MP | 制造商:Intel 功能描述:GRAPHICS AND MEMORY CONTROLLER HUB (GMCH2-M) |
| FW82815SL5NQ | 制造商:Intel 功能描述: |
| FW828201CA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
| FW82840 S L3TA | 制造商:Intel 功能描述:Memory Controller Hub 544-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。