- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370261 > FW82815 Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | FW82815 |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 6/172頁 |
| 文件大?。?/td> | 795K |
| 代理商： | FW82815 |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
82815 GMCH
R
6
Datasheet
4.
Functional Description..............................................................................................................121
4.1.
System Address Map ..................................................................................................121
4.1.1.
Memory Address Ranges..........................................................................122
4.1.2.
Compatibility Area .....................................................................................123
4.1.3.
Extended Memory Area.............................................................................125
4.1.3.1.
System Management Mode (SMM) Memory Range ....................128
4.2.
Memory Shadowing.....................................................................................................129
4.3.
I/O Address Space ......................................................................................................129
4.3.1.
GMCH Decode Rules and Cross-Bridge Address Mapping......................129
4.3.2.
Address Decode Rules..............................................................................130
4.3.2.1.
AGP Interface Decode Rules........................................................131
4.3.2.2.
Legacy VGA Ranges ....................................................................132
4.4.
Host Interface..............................................................................................................133
4.4.1.
Host Bus Device Support ..........................................................................133
4.4.2.
Special Cycles...........................................................................................135
4.5.
System Memory DRAM Interface................................................................................136
4.5.1.
DRAM Organization and Configuration.....................................................136
4.5.1.1.
Configuration Mechanism For DIMMs..........................................137
4.5.1.2.
DRAM Register Programming......................................................138
4.5.2.
DRAM Address Translation and Decoding................................................138
4.5.3.
DRAM Array Connectivity..........................................................................139
4.5.4.
SDRAMT Register Programming..............................................................140
4.5.5.
SDRAM Paging Policy...............................................................................140
4.6.
Intel
Dynamic Video Memory Technology (D.V.M.T.)................................................140
4.7.
Display Cache Interface...............................................................................................141
4.7.1.
Supported DRAM Types for Display Cache Memory................................141
4.7.2.
Memory Configurations .............................................................................142
4.7.3.
Address Translation ..................................................................................143
4.7.4.
Display Cache Interface Timing ................................................................143
4.8.
Internal Graphics Device .............................................................................................144
4.8.1.
3D/2D Instruction Processing....................................................................144
4.8.2.
3D Engine..................................................................................................145
4.8.3.
Buffers.......................................................................................................145
4.8.4.
Setup.........................................................................................................146
4.8.5.
Texturing....................................................................................................146
4.8.6.
2D Operation.............................................................................................148
4.8.7.
Fixed Blitter (BLT) and Stretch Blitter (STRBLT) Engines.........................148
4.8.7.1.
Fixed BLT Engine .........................................................................149
4.8.7.2.
Arithmetic Stretch BLT Engine......................................................149
4.8.8.
Hardware Motion Compensation...............................................................149
4.8.9.
Hardware Cursor.......................................................................................150
4.8.10.
Overlay Engine..........................................................................................150
4.8.11.
Display.......................................................................................................151
4.8.12.
Flat Panel/Digital CRT Interface / 1.8V TV-Out Interface..........................152
4.8.13.
DDC (Display Data Channel).....................................................................153
4.9.
System Reset for the GMCH.......................................................................................154
4.10.
System Clock Description............................................................................................154
4.11.
Power Management ....................................................................................................154
4.11.1.
Specifications Supported...........................................................................154
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
| FWA-45A21F | Fuse |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82815 S L5NQ | 制造商:Intel 功能描述:Graphics and Memory Controller Hub 544-Pin BGA |
| FW82815EM S L4MP | 制造商:Intel 功能描述:GRAPHICS AND MEMORY CONTROLLER HUB (GMCH2-M) |
| FW82815SL5NQ | 制造商:Intel 功能描述: |
| FW828201CA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
| FW82840 S L3TA | 制造商:Intel 功能描述:Memory Controller Hub 544-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。