- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370261 > FW82815 Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | FW82815 |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項(xiàng)-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 23/172頁 |
| 文件大?。?/td> | 795K |
| 代理商： | FW82815 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
82815 GMCH
R
Datasheet
23
Signal Name
Type
Description
RS[2:0]#
I/O
AGTL+
Response Signals.
Indicates type of response as shown below:
000 = Idle state
001 = Retry response
010 = Deferred response
011 = Reserved (not driven by the GMCH)
100 = Hard Failure (not driven by the GMCH)
101 = No data response
110 = Implicit Writeback
111 = Normal data response
GTLREF[1:0]
I
GTL Reference.
Reference voltage input for the Host GTL interface. GTLREF is
2/3 * VTT. VTT is nominally 1.5V.
2.2.
System Memory Interface Signals
Signal Name
Type
Description
SMAA[12:0]
SMAB[7:4]#
SMAC[7:4]#
SBS[1:0]
O
CMOS
Memory Address.
SMAA[12:0], SMAB[7:4]#, and SMAC[7:4]# are used to provide
the multiplexed row and column address to SDRAM. SBS[1:0] provide the Bank
Select.
SBS[1:0]
O
CMOS
Memory Bank Select.
These signals define the banks that are selected within
each DRAM row. The SMAx and SBS signals combine to address every possible
location within a DRAM device.
SBS[1:0] may be heavily loaded and require 2 SDRAM clock cycles for setup time
to the SDRAMs. For this reason, all chip select signals (SCSA[5:0]# and
SCSB[5:0]#) must be deasserted on any SDRAM clock cycle that one of these
signals change.
SMD[63:0]
I/O
CMOS
Memory Data.
These signals are used to interface to the SDRAM data bus.
SDQM[7:0]
O
CMOS
Input/Output Data Mask.
These pins act as synchronized output enables during
read cycles and as a byte enables during write cycles.
SCSA[5:0]#
SCSB[5:0]#
O
CMOS
Chip Select.
For the memory row configured with SDRAM, these pins perform the
function of selecting the particular SDRAM components during the active state.
SRAS#
O
CMOS
SDRAM Row Address Strobe.
These signals drive the SDRAM array directly
without any external buffers.
SCAS#
O
CMOS
SDRAM Column Address Strobe.
These signals drive the SDRAM array directly
without any external buffers.
SWE#
O
CMOS
Write Enable Signal.
SWE# is asserted during writes to SDRAM.
SCKE[5:0]
O
CMOS
System Memory Clock Enable.
SCKE SDRAM Clock Enable is used to signal a
self-refresh or power-down command to an SDRAM array when entering system
suspend.
SRCOMP
O
System Memory RCOMP.
Used to calibrate the System memory I/O buffers. This
pin should be connected to a 40 ohm resistor tied to 3.3V VCC (VSUS3.3).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
| FWA-45A21F | Fuse |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82815 S L5NQ | 制造商:Intel 功能描述:Graphics and Memory Controller Hub 544-Pin BGA |
| FW82815EM S L4MP | 制造商:Intel 功能描述:GRAPHICS AND MEMORY CONTROLLER HUB (GMCH2-M) |
| FW82815SL5NQ | 制造商:Intel 功能描述: |
| FW828201CA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference |
| FW82840 S L3TA | 制造商:Intel 功能描述:Memory Controller Hub 544-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。