
Samsung ASIC
3-211
STD130
IVT/IVTD2/IVTD4/IVTD8/IVTD16
Inverting Tri-State Buffer with Enable High, 1X/2X/4X/8X/16X Drive
Logic Symbol
Cell Data
Switching Characteristics
IVT
(Typical process, 25
°
C, 1.8V, t
R
/t
F
= 0.15ns, SL: Standard Load)
IVTD2
Input Load (SL)
IVTD4
A
0.7
Output Load (SL)
IVTD2
IVTD4
Y
1.3
2.5
IVT
IVTD2
A
0.8
IVTD
8
A
1.0
IVTD
16
A
1.0
Gate Count
IVTD4
4.33
IVT
Y
0.9
IVTD
8
IVTD
16
Y
4.9
A
E
E
E
E
E
Y
Y
0.8
1.2
1.2
1.3
2.4
2.4
9.8
IVT
3.67
IVTD2
4.00
IVTD
8
6.67
IVTD
16
9.33
A
Y
E
Path
Parameter
Delay [ns]
SL = 2
0.084
0.080
0.165
0.161
0.085
0.078
0.099
0.160
0.148
0.157
<
Delay Equations [ns]
Group1*
0.042 + 0.021*SL
0.043 + 0.019*SL
0.144 + 0.011*SL
0.136 + 0.013*SL
0.045 + 0.020*SL
0.038 + 0.020*SL
0.077 + 0.011*SL
0.133 + 0.014*SL
0.148 + 0.000*SL
0.157 + 0.000*SL
Group2*
0.042 + 0.021*SL
0.040 + 0.019*SL
0.147 + 0.010*SL
0.142 + 0.011*SL
0.042 + 0.021*SL
0.041 + 0.019*SL
0.082 + 0.010*SL
0.141 + 0.012*SL
0.148 + 0.000*SL
0.157 + 0.000*SL
Group3*
0.040 + 0.021*SL
0.038 + 0.020*SL
0.150 + 0.010*SL
0.146 + 0.011*SL
0.037 + 0.021*SL
0.037 + 0.020*SL
0.085 + 0.010*SL
0.147 + 0.011*SL
0.148 + 0.000*SL
0.157 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
E to Y
*Group1 : SL < 4, *Group2 : =
Path
Parameter
Delay [ns]
SL = 2
0.073
0.067
0.167
0.160
0.066
0.057
0.101
0.146
0.153
0.199
<
Delay Equations [ns]
Group1*
0.053 + 0.010*SL
0.050 + 0.008*SL
0.152 + 0.007*SL
0.147 + 0.007*SL
0.045 + 0.010*SL
0.035 + 0.011*SL
0.086 + 0.008*SL
0.129 + 0.009*SL
0.153 + 0.000*SL
0.199 + 0.000*SL
Group2*
0.054 + 0.010*SL
0.046 + 0.009*SL
0.159 + 0.006*SL
0.151 + 0.006*SL
0.046 + 0.010*SL
0.040 + 0.010*SL
0.094 + 0.006*SL
0.138 + 0.006*SL
0.153 + 0.000*SL
0.199 + 0.000*SL
Group3*
0.045 + 0.011*SL
0.041 + 0.010*SL
0.169 + 0.005*SL
0.156 + 0.005*SL
0.041 + 0.011*SL
0.037 + 0.010*SL
0.103 + 0.005*SL
0.150 + 0.006*SL
0.153 + 0.000*SL
0.200 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
E to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
x
0
1
E
0
1
1
Y
Hi-Z
1
0