
Samsung ASIC
3-149
STD130
OA32
3-OR and 2-OR into 2-NAND with 1X Drive
Logic Symbol
Cell Data
Switching Characteristics
OA32
(Typical process, 25
°
C, 1.8V, t
R
/t
F
 = 0.15ns, SL: Standard Load)
Input Load (SL)
OA32
C
0.9
Gate Count
OA32
A
B
D
0.8
E
0.9
0.9
0.8
2.67
D
E
Y
A
B
C
Path
Parameter
Delay [ns]
 SL = 2
0.357
0.227
0.141
0.157
0.359
0.270
0.170
0.188
0.356
0.311
0.184
0.207
0.339
0.279
0.157
0.194
0.335
0.308
0.166
0.216
 < 
Delay Equations [ns]
Group1*
0.237 + 0.060*SL
0.134 + 0.047*SL
0.083 + 0.029*SL
0.109 + 0.024*SL
0.237 + 0.061*SL
0.176 + 0.047*SL
0.112 + 0.029*SL
0.139 + 0.025*SL
0.234 + 0.061*SL
0.217 + 0.047*SL
0.126 + 0.029*SL
0.156 + 0.025*SL
0.239 + 0.050*SL
0.184 + 0.048*SL
0.108 + 0.025*SL
0.142 + 0.026*SL
0.233 + 0.051*SL
0.213 + 0.048*SL
0.117 + 0.025*SL
0.165 + 0.025*SL
Group2*
0.228 + 0.062*SL
0.129 + 0.048*SL
0.083 + 0.029*SL
0.110 + 0.024*SL
0.231 + 0.062*SL
0.172 + 0.048*SL
0.113 + 0.029*SL
0.140 + 0.024*SL
0.229 + 0.062*SL
0.214 + 0.048*SL
0.126 + 0.029*SL
0.160 + 0.024*SL
0.231 + 0.052*SL
0.182 + 0.048*SL
0.109 + 0.024*SL
0.147 + 0.025*SL
0.228 + 0.052*SL
0.212 + 0.048*SL
0.117 + 0.024*SL
0.169 + 0.024*SL
Group3*
0.220 + 0.063*SL
0.125 + 0.048*SL
0.085 + 0.029*SL
0.111 + 0.024*SL
0.225 + 0.063*SL
0.169 + 0.048*SL
0.116 + 0.029*SL
0.142 + 0.024*SL
0.224 + 0.063*SL
0.212 + 0.048*SL
0.130 + 0.029*SL
0.164 + 0.024*SL
0.222 + 0.053*SL
0.180 + 0.048*SL
0.111 + 0.024*SL
0.152 + 0.024*SL
0.222 + 0.053*SL
0.211 + 0.048*SL
0.119 + 0.024*SL
0.174 + 0.024*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
B to Y
C to Y
D to Y
E to Y
*Group1 : SL < 4,   *Group2 :  = 
Truth Table
A
0
x
B
0
x
C
0
x
D
x
0
E
x
0
Y
1
1
0
Other States