
Samsung ASIC
3-159
STD130
SCG3/SCG3D2/SCG3D4
Two 2-NANDs into 3-NAND with 1X/2X/4X Drive
Logic Symbol
Cell Data
Switching Characteristics
SCG3
(Typical process, 25
°
C, 1.8V, t
R
/t
F
= 0.15ns, SL: Standard Load)
Input Load (SL)
SCG3D2
B
C
0.9
0.9
Gate Count
SCG3D2
4.00
SCG3
C
0.7
SCG3D4
C
0.7
A
B
D
0.7
E
A
D
0.9
E
A
B
D
0.7
E
0.7
0.7
1.0
0.9
2.1
0.7
0.7
0.8
SCG3
3.00
SCG3D4
5.00
A
B
Y
C
D
E
Path
Parameter
Delay [ns]
SL = 2
0.119
0.145
0.127
0.164
0.120
0.146
0.122
0.176
0.131
0.144
0.135
0.170
0.130
0.145
0.131
0.181
0.152
0.147
0.100
0.093
<
Delay Equations [ns]
Group1*
0.067 + 0.026*SL
0.079 + 0.033*SL
0.100 + 0.013*SL
0.130 + 0.017*SL
0.068 + 0.026*SL
0.082 + 0.032*SL
0.096 + 0.013*SL
0.142 + 0.017*SL
0.078 + 0.026*SL
0.079 + 0.033*SL
0.109 + 0.013*SL
0.135 + 0.017*SL
0.078 + 0.026*SL
0.080 + 0.033*SL
0.105 + 0.013*SL
0.146 + 0.017*SL
0.104 + 0.024*SL
0.082 + 0.032*SL
0.075 + 0.013*SL
0.058 + 0.017*SL
Group2*
0.063 + 0.027*SL
0.078 + 0.033*SL
0.103 + 0.012*SL
0.133 + 0.016*SL
0.063 + 0.027*SL
0.079 + 0.033*SL
0.099 + 0.012*SL
0.144 + 0.016*SL
0.074 + 0.027*SL
0.077 + 0.033*SL
0.111 + 0.012*SL
0.138 + 0.017*SL
0.075 + 0.027*SL
0.077 + 0.033*SL
0.107 + 0.012*SL
0.149 + 0.017*SL
0.097 + 0.026*SL
0.079 + 0.033*SL
0.076 + 0.012*SL
0.061 + 0.016*SL
Group3*
0.059 + 0.028*SL
0.073 + 0.034*SL
0.104 + 0.012*SL
0.133 + 0.016*SL
0.059 + 0.028*SL
0.074 + 0.034*SL
0.099 + 0.012*SL
0.145 + 0.016*SL
0.070 + 0.028*SL
0.073 + 0.034*SL
0.111 + 0.012*SL
0.139 + 0.016*SL
0.069 + 0.028*SL
0.074 + 0.034*SL
0.107 + 0.012*SL
0.150 + 0.016*SL
0.086 + 0.027*SL
0.076 + 0.033*SL
0.076 + 0.012*SL
0.062 + 0.016*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
B to Y
C to Y
D to Y
E to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
1
x
x
B
1
x
x
C
x
1
x
D
x
1
x
E
x
x
0
Y
1
1
1
0
Other States