
PM5317 SPECTRA-9953 Telecom Standard Product Data Sheet
Release
Proprietary and Confidential to PMC-Sierra, Inc., and for its customers’ internal use.
Document No.: PMC-2000741, Issue 5
107
Figure 14 STS-192 (STM-64) on TTOH1
A1
B1
D1
D4
D7
D10
S1
H1
B2
A2
A2
A2
E1
D2
H2
K1
D5
D8
D11
Z2
Z2
Z2
J0
F1
D3
H3
H3
H2
H2
K2
E2
D12
D9
D6
...
H3
H3
H3
...
A2
H2
A2
H2
Z2
Z1
Z1
H1
B2
H1
B2
A1
A1
A1
B2
Z1
H1
First order of transmission
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
Z1
H1
B2
A1
A2
H2
Z2
H3
Unused bytes
National bytes
Z0
...
Z0 Z0 or National bytes
S
S
S
S
S
S
A1
S
H1
B2
Z1
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
S
S
S
S
S
S
S
S
S
S
S
S
Z0
Z0
Z0
Z0
H3
S
Z0
...
...
...
...
...
...
...
H3
S
Z0
...
...
...
...
A2
Z2
H2
M1
A2
H2
S
S
A2
Z2
H2
S
Z2
Figure 15 STS-192 (STM-64) on TTOH2-4
A1
H1
B2
A2
A2
A2
H2
Z2
Z2
Z2
H3
H3
H2
H2
...
H3
H3
H3
...
A2
H2
A2
H2
Z2
Z1
Z1
H1
B2
H1
B2
A1
A1
A1
B2
Z1
H1
First order of transmission
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
Z1
H1
B2
A1
A2
H2
Z2
H3
Unused bytes
National bytes
Z0
...
Z0 Z0 or National bytes
S
S
S
S
S
S
A1
S
H1
B2
Z1
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
...
Z0
Z0
Z0
Z0
H3
Z0
...
...
...
...
...
...
...
H3
Z0
...
...
...
...
Z1
Z0
Z2
S
S
S
S
S
S
S
S
S
S
S
S
S
S
The TRMP serially inputs the line DCC bytes from the TLD and the TSLD ports. The line DCC
bytes (D4-D12) are input from TLD. TSLD is selectable to input either the section DCC bytes
(D4-D12) or the line DCC bytes (D1-D3). TLDCLK is the generated output clock used to
provide timing for the TLD port. TLDCLK is a nominal 576 kHz clock. TSLDCLK is the
generated output clock used to provide timing for the TSLD port. If TSLD carries the line
DCC, TSLDCLK is a nominal 576 kHz clock or if TSLD carries the section DCC, TSLDCLK is
a nominal 192 kHz clock. Sampling TTOHFP high identifies the MSB of the first DCC byte on
TLD (D4) and TSLD (D1 or D4).
The TRMP also inserts most of the transport overhead bytes from internal registers. Since there
is multiple sources for the same overhead byte, the TOH bytes must be prioritized according to
Table 10 before being inserted into the data stream.