- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98004 > M32000D3FP 32-BIT, 66.6 MHz, RISC MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號(hào)： | M32000D3FP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 66.6 MHz, RISC MICROCONTROLLER, PQFP100 |
| 封裝： | 14 X 20 MM, 0.65 MM PITCH, PLASTIC, LQFP-100 |
| 文件頁數(shù)： | 137/155頁 |
| 文件大小： | 1340K |
| 代理商： | M32000D3FP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁當(dāng)前第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁
6-2
M32000D3FP User's Manual
EXTERNAL BUS INTERFACE
6.1 Bus interface unit (BIU)
The bus interface unit (BIU) controls external bus accesses from the M32000D3FP, and the internal DRAM
accesses from an external bus master. The BIU has a 128-bit data buffer which converts bus width between
the M32000D3FP’s 128-bit internal data bus and the external 16-bit data bus, and also minimizes transfer
times over the internal 128-bit data bus.
6.1.1 External bus access operations
When the M32R CPU accesses the external bus, the BIU controls the external bus and the bus control
signals based on requests from the memory controller.
(1) External bus read operation
When fetching instructions and when the cache memory operation mode is instruction cache mode,
a fixed 8-read (128 bits) burst operation is carried out to replace the cache. After instructions are
accumulated in the BIU’s data buffer, they are transferred to the M32R CPU and cache memory.
When fetching instructions and when cache memory is set to a mode other than instruction cache
mode, a maximum of 8-read (2, 4, 6 or 8 reads) burst operation is carried out for consecutive
addresses within the 128-bit boundary.
To read 32-bit data, burst reading is carried out twice and 32-bit data is transferred to the M32R
CPU.
(2) External bus write operation
To write 32-bit data, 32-bit data placed in the BIU’s data buffer is output to the external bus by a
2-operation burst write.
128-bit
internal data bus
external data bus
(16 bits)
M32000D3FP
BIU
128-bit
data buffer
(bus width conversion)
external bus instruction fetch in instruction cache mode
8 times burst read
8 times (max.) burst read
single or 2-operation burst read
single or 2-operation burst write
cache
memory
DRAM
CPU
external bus instruction fetch in other than instruction cache mode
external bus data read
external bus data write
Fig. 6.1.1 External bus access operations
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M32171F2VFP | 32-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP144 |
| M32171F4VFP | 32-BIT, FLASH, 40 MHz, MICROCONTROLLER, PQFP144 |
| M32176F4TFP | 32-BIT, FLASH, 40 MHz, RISC MICROCONTROLLER, PQFP144 |
| M32176F2TFP | 32-BIT, FLASH, 40 MHz, RISC MICROCONTROLLER, PQFP144 |
| M32180F8TFP | 32-BIT, FLASH, 80 MHz, RISC MICROCONTROLLER, PQFP240 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M32000D4 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE CHIP 32 BIT CMOS MICROCOMPUTER |
| M32000D4AFP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE CHIP 32 BIT CMOS MICROCOMPUTER |
| M32000D4BFP-80 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 32-BIT CMOS MICROCOMPUTER |
| M32002AGLJ | 制造商:MTRONPTI 制造商全稱:MTRONPTI 功能描述:9x14 mm, 3.3/2.5/1.8 Volt, PECL/LVDS/CML, VCXO |
| M32002AGMJ | 制造商:MTRONPTI 制造商全稱:MTRONPTI 功能描述:9x14 mm, 3.3/2.5/1.8 Volt, PECL/LVDS/CML, VCXO |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。