參數資料
型號: INTEL82801
廠商: Intel Corp.
英文描述: 82801AB (ICH0) I/O Controller Hub
中文描述: 82801AB(ICH0)I / O控制器集線器
文件頁數: 95/414頁
文件大?。?/td> 2140K
代理商: INTEL82801
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁
82801AA and 82801AB Datasheet
5-45
Functional Description
STPCLK# and CPUSLP# Signals
The ICH power management logic controls these active-low open-drain signals. Refer to
Section 5.12
for more information on the functionality of these signals.
5.11.2
Dual Processor Issues (ICH: 82801AA only)
5.11.2.1
Signal Differences (ICH: 82801AA only)
5.11.2.2
Power Management (ICH: 82801AA only)
In dual processor designs, some of the processor signals are unused or used differently than for
uniprocessor designs.
Table 5-29. DP Signal Differences
Signal
Difference
A20M# / A20GATE
Generally not used, but still supported by ICH.
STPCLK#
Used for S1 State as well as preparation for entry to S3-S5
Also allows for THERM# based throttling (not via ACPI control methods).
Should be connected to both processors.
FERR# / IGNNE#
Generally not used, but still supported by ICH.
Attempting clock control with more than one processor is not feasible, because the MCH does not
provide any indication as to which processor is executing a particular Stop-Grant cycle. Without
this information, there is no way for the 82801AA ICH to know when it is safe to deassert
STPCLK#.
Because the S1 state will have the STPCLK# signal active, the STPCLK# signal can be connected
to both processors. However, for ACPI implementations, the ICH will not support the C2 state for
both processors, since there are not two processor control blocks. The BIOS must indicate that the
ICH only supports the C1 state for dual processor designs. However, the THRM# signal can be
used for overheat conditions to activate thermal throttling.
When entering S1, the ICH asserts STPCLK# to both processors. The ICH will then wait 8 PCI
clocks after receipt of the first Stop-Grant Acknowledge cycle before asserting CPUSLP# (if the
SLP_EN bit is set to 1).
Both processors must immediately respond to the STPCLK# assertion with stop grant acknowledge
cycles before the ICH asserts CPUSLP# in order to meet the processor setup time for CPUSLP#.
Meeting the processor setup time for CPUSLP# is not an issue if both processors are idle when the
system is entering S1. If you cannot guarantee that both processors will be idle, do not enable the
SLP_EN bit. Note that setting SLP_EN to 1 is not required to support S1 in a dual processor
configuration.
S2 is not supported for single or dual processor desktop designs.
In going to the S3, S4, or S5 states, the system will appear to pass through the S1 state, and thus
STPCLK# and SLP# are also used.
During the S3, S4, and S5 states, both processors will lose power. Upon exit from those states, the
processors will have their power restored.
相關PDF資料
PDF描述
INTEL82802AB Firmware Hub (FWH)
INTELDX2 High-Performance 32-Bit Embedded Processor(高性能32位嵌入式處理器)
INTELDX4 Embedded Write-Back Enhanced Processor(32位回復嵌入式增強型處理器)
IPS54511 FULLY PROTECTED HIGH SIDE POWER MOSFET SWITCH
IPS5451 FULLY PROTECTED HIGH SIDE POWER MOSFET SWITCH
相關代理商/技術參數
參數描述
INTEL82802AB 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Firmware Hub (FWH)
INTELLIGENT CHARGER + 4AA 制造商:Energizer 功能描述:Bulk
INTELLI-INCH-LR-STARTER K 制造商:ALL MOTION 功能描述:Intelli-Inch Stepper & Controller Starter Kit
INTELLIPANEL 制造商:GJD 功能描述:EXTENSION LEAD 8GANG INTELLIPANEL 制造商:GJD 功能描述:EXTENSION LEAD, 8GANG, INTELLIPANEL
INTELLIPLUG 制造商:GLOBAL COMMUNICATIONS 功能描述:ADAPTOR 3WAY INTELLIPLUG