- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98069 > S1C88409D 8-BIT, MROM, 8.8 MHz, MICROCONTROLLER, UUC108 PDF資料下載
參數(shù)資料
| 型號： | S1C88409D |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8.8 MHz, MICROCONTROLLER, UUC108 |
| 封裝： | DIE-108 |
| 文件頁數(shù)： | 49/250頁 |
| 文件大?。?/td> | 1877K |
| 代理商： | S1C88409D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
132
EPSON
S1C88409 TECHNICAL MANUAL
CHAPTER 5: PERIPHERAL CIRCUITS AND OPERATION (Serial Interface)
Setting of serial interface
(1) Transfer mode
The transfer mode is set with the SMD register
(2 bits) as shown in Table 5.14.2.1.
Table 5.14.2.1 Transfer mode
SMD1
1
0
SMD0
1
0
1
0
Mode
8-bit asynchronous
7-bit asynchronous
Clock synchronous slave
Clock synchronous master
It is set to the clock synchronous master mode
at initial reset.
In the clock synchronous mode, start/stop bit
and parity bit cannot be added.
The clock synchronous slave mode outputs the
SRDY signal showing transmit/receive ready
status from the SRDY terminal.
When using the IR interface, set the 7-bit
asynchronous mode or 8-bit asynchronous
mode.
The input/output terminals of the serial
interface can be assigned to P10–P13 or P14–
P17. Select either one using the SIOSEL register.
Table 5.14.2.2 Input/output terminals
Terminal
SIN
SOUT
SCLK
SRDY
SIOSEL="0"
P10
P11
P12
P13
SIOSEL="1"
P14
P15
P16
P17
(ESIF="1")
It is set to P10–P13 at initial reset.
When using the IR interface, select P14–P17.
The ports which are not used in the serial
interface can be used as the I/O port.
Input/output configuration of the four lines
differs depending on the transfer mode. Table
5.14.2.3 shows the terminal configuration of
each mode.
The clock synchronous slave mode uses all four
lines.
The clock synchronous master mode does not
use SRDY, so P13 (P17) can be used as the I/O
port.
The asynchronous mode does not use SCLK
and SRDY, so P12 and P13 (P16 and P17) can be
used as the I/O port.
The I/O control registers and data registers of
the I/O port which is used with the serial
interface can be used as a general-purpose
register.
Table 5.14.2.3 Terminal setting for each transfer mode
SIN
Data input
SOUT
Data output
SCLK
P12/P16
Clock input
Clock output
SRDY
P13/P17
Ready output
P13/P17
Mode
8-bit asynchronous
7-bit asynchronous
Clock synchronous slave
Clock synchronous master
(2) Data format of clock synchronous transfer
In the clock synchronous mode, data format is
stationary as follows:
Data length: 8 bits
Start bit:
none
Stop bit:
none
Parity bit:
none
SCLK
Data
D0 D1 D2 D3 D4 D5 D6 D7
LSB
MSB
Fig. 5.14.2.4 Clock synchronous
transfer data format
(3) Data format of asynchronous transfer
The data format of asynchronous transfer is as
follows:
Data length: 7 bits or 8 bits
(decided by transfer mode selection)
Start bit:
1 bit stationary
Stop bit:
1 bit or 2 bits
Parity bit:
even parity, odd parity or none
The stop bit can be set with the STPB register,
and the parity bit can be set with the EPR
register and the PMD register shown in Table
5.14.2.4.
Table 5.14.2.4 Setting of stop bit and parity bit
EPR
1
0
1
0
STPB
1
0
PMD
1
0
–
1
0
–
Stop bit
2 bits
1 bit
Parity bit
Odd
Even
None
Odd
Even
None
Setting
At initial reset, they are set in 1 stop bit and no
parity.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C88816D | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC164 |
| S1C88832F0A0100 | MICROCONTROLLER, PQFP128 |
| S1C88848D0A0100 | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC192 |
| S1C8F360F | 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176 |
| S1D13305F00B | 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88848 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復。