- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄364674 > AMD-8151 AMD-8151 - Preliminary AMD-8151 HyperTransport AGP3.0 Graphics Tunnel Data Sheet PDF資料下載
參數(shù)資料
| 型號： | AMD-8151 |
| 英文描述： | AMD-8151 - Preliminary AMD-8151 HyperTransport AGP3.0 Graphics Tunnel Data Sheet |
| 中文描述： | AMD的8151 -初步的AMD - 8151 HyperTransport的AGP3.0圖形隧道數(shù)據(jù)表 |
| 文件頁數(shù)： | 77/378頁 |
| 文件大?。?/td> | 3300K |
| 代理商： | AMD-8151 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當(dāng)前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁
Chapter 3
Functional Operation
77
24674
Rev. 3.00
April 2003
AMD-8111 HyperTransport I/O Hub Data Sheet
AMD Preliminary Information
3.10
LAN Ethernet Controller
3.10.1
Interface
s
3.10.1.1
Software Interface
The software interface to the network controller is divided into three parts. One part is the PCI
configuration registers used to identify the network controller and to setup the configuration of the
device. The setup information includes the memory mapped I/O base address and the routing of the
network controller interrupt channel. This allows for a jumperless implementation.
The second portion of the software interface is the direct access to the I/O resources of the network
controller. The host CPU accesses these registers for performance tuning, selecting options, statistics
collecting, and starting transmissions.
The third portion of the software interface is the descriptor and buffer areas that are shared between
the software and the network controller during normal network operations. The descriptor area
boundaries are set by the software and do not change during normal network operations. There is a
separate descriptor area for each receive and transmit priority queue. The descriptor space contains
relocatable pointers to the network frame data, and it is used to transfer frame status from the network
controller to the software. The buffer areas are locations that hold frame data for transmission or that
accept frame data that has been received.
3.10.1.2
Network Interface
The network controller can be connected to an IEEE 802.3 or proprietary network through the IEEE
802.3-compliant Media Independent Interface (MII). The MII is a nibble-wide interface to an external
100-Mbit/s and/or 10-Mbit/s transceiver device.
The network controller supports both half-duplex and full-duplex operation on the network interface.
3.10.2
Device Operation
3.10.2.1
Initialization
Before the network controller is ready for operation, several registers must be initialized. First certain
read-only fields in PCI configuration space must be initialized by writing to alias registers in PCI
configuration space. These fields contain values such as Subsystem Vendor ID and Maximum
Latency, which depend on the board in which the device is installed and should not be changed by
operating system software. Once these hardware parameters have been set up, the normal BIOS
initialization software can write to the writable fields in PCI configuration space. In particular, the
Memory-Mapped I/O Base Address Register in configuration space must be initialized before any of
the memory-mapped registers can be accessed.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD64 | AMD64 Architecture Programmer＇s Manual Volume 1: Application Programming |
| AMDATHLON | AMD Athlon - AMD Athlon Processor Model 4 Revision Guide |
| AMDATHLON64 | AMD Athlon 64 - Report of Management on Processor Performance Benchmarks AMD Athlon 64 Processor 3200+ |
| AMDATHLONMP | AMD Athlon MP - AMD Athlon MP Processor Model 6 Data Sheet |
| AMDATHLONXP | AMD Athlon XP - AMD Athlon XP Processor Model 8 Data Sheet |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-8151BLC | 制造商:Advanced Micro Devices 功能描述:HyperTransport AGP3.0 Graphics Tunnel |
| AMD8255A-5 | 制造商:Advanced Micro Devices 功能描述:8255A-5 |
| AMD8257 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Programmable DMA Controller |
| AMD850-N14BD | 制造商:SMC Corporation of America 功能描述:MICRO MIST SEPARATOR W/ 1-1/4INCH PORTS |
| AMD8ATCBK | 制造商:Wiremold / Legrand 功能描述:FLUSH POKE-THRU ASSY/BK/TC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。