參數(shù)資料
型號： TMXF28155
英文描述： TMXF28155 Super Mapper 155/51 Mbits/s SONET/SDH x28/x21 DS1/E1
中文描述： TMXF28155超級映射五十一分之一百五十五Mbits /秒的SONET / SDH x28/x21的DS1/E1
文件頁數(shù)： 463/606頁
文件大小： 9520K
代理商： TMXF28155
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁當(dāng)前第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁第549頁第550頁第551頁第552頁第553頁第554頁第555頁第556頁第557頁第558頁第559頁第560頁第561頁第562頁第563頁第564頁第565頁第566頁第567頁第568頁第569頁第570頁第571頁第572頁第573頁第574頁第575頁第576頁第577頁第578頁第579頁第580頁第581頁第582頁第583頁第584頁第585頁第586頁第587頁第588頁第589頁第590頁第591頁第592頁第593頁第594頁第595頁第596頁第597頁第598頁第599頁第600頁第601頁第602頁第603頁第604頁第605頁第606頁
Preliminary Data Sheet
May 2001
TMXF28155/51 Super Mapper
155/51 Mbits/s SONET/SDH x28/x21 DS1/E1
463
Agere Systems Inc.
20 M13/M23 MUX/DeMUX Block Functional Description
(continued)
20.7 M23 Multiplexer
The M23 multiplexer generates a transmit DS3 frame and fills the information bits in the frame with data either from
the 7 DS2 select blocks when M13_NSMI_MODE = 0 (
Table 277
) or from the serial payload input XC_NSMI_DATA
(when M13_NSMI_MODE = 1). It generates the frame using either the SMPR_TDS3CLK or the SMPR_RDS3CLK
input clocks. In the receive loop timing mode (M13_LOOP_TIME = 1 (
Table 259
)), the received clock,
SMPR_RDS3CLK, is selected. Otherwise, SMPR_TDS3CLK is used for DS3 frame generation. SMPR_TDS3CLK
is monitored for loss of clock, which is reported through bit M13_TDS3_LOC (
Table 225
).
The serial data interface, when enabled (M13_NSMI_MODE = 1), generates a clock M13_NSMI_CLK and an
enable M13_NSMI_EN for accepting DS3 payload data XC_NSMI_DATA. A sync pulse, in reference to and ahead
of the first M bit within a DS3 frame, is also generated. The offset from the sync pulse to the first M bit is program-
mable through bits M13_NSMI_SP_OFFSET[7:0] (
Table 261
).
The M23 MUX can be provisioned to operate in either the M23 mode (M13_M23_CBP = 1 (
Table 260
)) or the C-bit
parity mode (M13_M23_CBP = 0).
An unframed all ones data stream is generated if M13_TDS3_FORCE_ALL1 is set to 1 (
Table 276
).
20.7.1 DS2 Interface
The clocks associated with input DS2 signals can be either inputs to the M23 MUX (M13_M23CLK_MODE = 0
(
Table 276
)) or outputs from the M23 MUX (M13_M23CLK_MODE = 1).The incoming DS2 clock signals are
checked for activity or loss of clock (LOC). This is reported to the microprocessor via bits M13_XC_DS2_LOC[7:1]
(
Table 238
). In case LOC is detected, AIS will be inserted into the associated DS2 channel using DS2AISCLK
(pin E10).
The incoming DS2 data signals (XC_DS2M23DATA[7
—
1]) are retimed immediately by the associated clocks. The
edge of the clocks that is used to retime the data is user provisionable to either the rising edge
(M13_RDS2_EDGEy = 1 (
Table 283
)) or falling edge (M13_RDS2_EDGEy = 0).
After being retimed, the incoming data stream is checked for AIS. The M13 will declare AIS if the input data is 0 for
fewer than 5 clock cycles in each of two consecutive 840 clock periods. The AIS is not cleared until there are more
than 4 zeros in each of two consecutive 840-bit periods (G.775). If AIS is detected on any of DS2 inputs, the asso-
ciated M13_XC_DS2_AIS_DET[7:1] bit is set (
Table 239
).
20.7.2 DS2 Select Logic
The selection of DS2 signal source for each DS2 time slot is controlled by M13_AUTO_LB (
Table 259
),
M13_DS2_LB_DETy (
Table 244
), M13_SEL_DS2_LBy (
Table 282
), and M13_M12_MODEy (
Table 263
) bits.
When M13_AUTO_LB = 1 and M13_DS2_LB_DETy = 1, the DS2 signal from time slot y in the received DS3 signal
is looped back into time slot y of the transmitted DS3 signal (see C-Bit Processing on
page 470
). The user can also
force a loopback by setting M13_SEL_DS2_LBy to 1. DS2 loopback should not be done in the C-bit parity mode.
If a loopback is not active, the DS2 signal selector is controlled by bits M13_M12_MODEy[1:0]. If register bits
M13_M12_MODEy[1:0] = 00, the output of M12 multiplexer y is chosen for the y
th
DS2 time slot in the transmitted
DS3 signal; otherwise, the input DS2 signal XC_DS2M23DATAy is selected for the y
th
DS2 time slot in the transmit-
ted DS3 signal.
20.7.3 Overhead Bit Generation (GR-499)
For testing purposes the F bits, M bits, and P bits can be generated with errors. The frame alignment signal (F-bit
pattern that is normally 1001) is generated with the last bit inverted (1000) if M13_DS3_FINV (
Table 276
) is set.
The multiframe alignment signal (M-bit pattern that is normally 010) is generated as (011) if M13_DS3_MINV
(
Table 276
) is set.
相關(guān)PDF資料
PDF描述
TMXF84622 TMXF84622 155 Mbits/s/622 Mbits/s Interface SONET/SDH x84/x63 Ultramapper
TN2-L-H-3V SLIM POLARIZED RELAY
TN2-L-H-48V SLIM POLARIZED RELAY
TN2-L-H-4V SLIM POLARIZED RELAY
TN2-L-H-5V SLIM POLARIZED RELAY
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMXF281553BAL2 制造商:Alcatel-Lucent 功能描述: 制造商:Lucent 功能描述:
TMXF281553BAL3C 制造商:Agere 功能描述: 制造商:AGERE 功能描述:
TMXF281553BAL-3C-DB 制造商:LSI Corporation 功能描述:Mapper E1 SONET/SDH 51Mbps/155Mbps 3.3V 456-Pin BGA Bag 制造商:LSI 功能描述:Mapper E1 SONET/SDH 51Mbps/155Mbps 3.3V 456-Pin BGA Bag
TMXF336251BL-3-DB 制造商:LSI Corporation 功能描述:Mapper DS3/E3/DS0/E0 SONET/SDH 155Mbps/622Mbps 1.5V/3.3V 1152-Pin BGA Bag 制造商:LSI 功能描述:Mapper DS3/E3/DS0/E0 SONET/SDH 155Mbps/622Mbps 1.5V/3.3V 1152-Pin BGA Bag
TMXF84622 制造商:AGERE 制造商全稱:AGERE 功能描述:TMXF84622 155 Mbits/s/622 Mbits/s Interface SONET/SDH x84/x63 Ultramapper
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*