TMXF28155 Super Mapper
155/51 Mbits/s SONET/SDH x28/x21 DS1/E1
Preliminary Data Sheet
May 2001
124
Agere Systems Inc.
8 TMUX Registers
(continued)
8.2 TMUX Register Map
Table 143. TMUX Register Map
Note:
The reset default of all reserved bits is 0. Shading denotes reserved bits.
Addr.
Symbol
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ID and Version
—
RO
0x40000
TMUX_ID_
R
TMUX_VERSION[2:0]
TMUX_TMUX_ID[7:0] = 0X04
One-Shot (0 to 1 transition Control Bit Parameters
—
R/W
0x40002
TMUX_ON
ESHOT
TMUX_B3S
FCLEAR
TMUX_B3S
FSET
TMUX_B3S
DCLEAR
TMUX_B3S
DSET
TMUX_SFC
LEAR
TMUX_SFS
ET
TMUX_SD
CLEAR
TMUX_SD
SET
Receive/Transmit Mode
—
R/W
0x40003
TMUX_RC
V_TX_MO
DE
TMUX_STS
1MODE
Delta and Event Parameters
—
COR/COW
0x40004
TMUX_TX
_DLT
TMUX_TLS
PARE3
TMUX_TLS
PARE2
TMUX_TLS
PARE1
TMUX_TP
OAC_PE
TMUX_TTO
AC_PE
TMUX_THS
ILOFD
TMUX_THS
ILOCD
0x40005
TMUX_
RPS_
DLT
TMUX_RP
SLOFD
TMUX_RP
SOOFD
TMUX_RP
SILOCD
TMUX_RP
SB2E
TMUX_RP
SLREIE
0x40006
TMUX_RH
S_DLT
TMUX_RS
1BABE
TMUX_RS
1MOND
TMUX_RLRDI
MOND
TMUX_RLAI
SMOND
TMUX_RK2
MOND
TMUX_RAP
SBABE
TMUX_RAP
SMOND
TMUX_RF1
MOND
TMUX_RTI
MSD
TMUX_RH
SSFD
TMUX_RH
SSDD
TMUX_RH
SLOSD
TMUX_RH
SLOFD
TMUX_RH
SOOFD
TMUX_RH
SILOCD
0x40007
TMUX_RP
OH1_DLT
TMUX_RS
FB3D1
TMUX_RS
DB3D1
TMUX_RU
NEQPD1
TMUX_RPLM
PD1
TMUX_RN1
MOND1
TMUX_RK3
MOND1
TMUX_RF3
MOND1
TMUX_RF2
MOND1
TMUX_RR
DIPD1
TMUX_RC2
MOND1
TMUX_RTI
MPD1
TMUX_RN
DFE1
TMUX_RD
ECE1
TMUX_RIN
CE1
TMUX_RPA
ISD1
TMUX_RL
OPD1
0x40008
TMUX_RP
OH2_
DLT
TMUX_RS
FB3D2
TMUX_RS
DB3D2
TMUX_RU
NEQPD2
TMUX_RPLM
PD2
TMUX_RN1
MOND2
TMUX_RK3
MOND2
TMUX_RF3
MOND2
TMUX_RF2
MOND2
TMUX_RR
DIPD2
TMUX_RC2
MOND2
TMUX_RTI
MPD2
TMUX_RN
DFE2
TMUX_RD
ECE2
TMUX_RIN
CE2
TMUX_RPA
ISD2
TMUX_RL
OPD2
0x40009
TMUX_RP
OH3_DLT
TMUX_RS
FB3D3
TMUX_RS
DB3D3
TMUX_RU
NEQPD3
TMUX_RPLM
PD3
TMUX_RN1
MOND3
TMUX_RK3
MOND3
TMUX_RF3
MOND3
TMUX_RF2
MOND3
TMUX_RR
DIPD3
TMUX_RC2
MOND3
TMUX_RTI
MPD3
TMUX_RN
DFE3
TMUX_RD
ECE3
TMUX_RIN
CE3
TMUX_RPA
ISD3
TMUX_RL
OPD3
Interrupt Mask Parameters for INT Pin
—
R/W
0x4000A
TMUX_
TX_
MSK
TMUX_TLS
PARM3
TMUX_TLS
PARM2
TMUX_TLS
PARM1
TMUX_TP
OAC_PM
TMUX_TTO
AC_PM
TMUX_THS
ILOFM
TMUX_THS
ILOCM
0x4000B
TMUX_RP
S_MSK
TMUX_RP
SLOFM
TMUX_RP
SOOFM
TMUX_RP
SILOCM
TMUX_RP
SB2M
TMUX_RP
SLREIM
0x4000C
TMUX_RH
S_MSK
TMUX_RS
1BABM
TMUX_RS
1MONM
TMUX_RLRDI
MONM
TMUX_RLAI
SMONM
TMUX_RK2
MONM
TMUX_RAP
SBABM
TMUX_RAP
SMONM
TMUX_RF1
MONM
TMUX_RTI
MSM
TMUX_RH
SSFM
TMUX_RH
SSDM
TMUX_RH
SLOSM
TMUX_RH
SLOFM
TMUX_RH
SOOFM
TMUX_RH
SILOCM
0x4000D
TMUX_RP
OH1_MSK
TMUX_RS
FB3M1
TMUX_RS
DB3M1
TMUX_RU
NEQPM1
TMUX_RPLM
PM1
TMUX_RN1
MONM1
TMUX_RK3
MONM1
TMUX_RF3
MONM1
TMUX_RF2
MONM1
TMUX_RR
DIPM1
TMUX_RC2
MONM1
TMUX_RTI
MPM1
TMUX_RN
DFM1
TMUX_RD
ECM1
TMUX_RIN
CM1
TMUX_RPA
ISM1
TMUX_RL
OPM1
0x4000E
TMUX_RP
OH2_MSK
TMUX_RS
FB3M2
TMUX_RS
DB3M2
TMUX_RU
NEQPM2
TMUX_RPLM
PM2
TMUX_RN1
MONM2
TMUX_RK3
MONM2
TMUX_RF3
MONM2
TMUX_RF2
MONM2
TMUX_RR
DIPM2
TMUX_RC2
MONM2
TMUX_RTI
MPM2
TMUX_RN
DFM2
TMUX_RD
ECM2
TMUX_RIN
CM2
TMUX_RPA
ISM2
TMUX_RL
OPM2
0x4000F
TMUX_RP
OH3_MSK
TMUX_RS
FB3M3
TMUX_RS
DB3M3
TMUX_RU
NEQPM3
TMUX_RPLM
PM3
TMUX_RN1
MONM3
TMUX_RK3
MONM3
TMUX_RF3
MONM3
TMUX_RF2
MONM3
TMUX_RR
DIPM3
TMUX_RC2
MONM3
TMUX_RTI
MPM3
TMUX_RN
DFM3
TMUX_RD
ECM3
TMUX_RIN
CM3
TMUX_RPA
ISM3
TMUX_RL
OPM3
Interrupt Mask Parameters for APSINT Pin
—
R/W
0x40011
TMUX_AP
S_MSK
TMUX_RH
SSF_APSM
TMUX_
RHSSD_
APSM
TMUX_
RAPSMON
_APSM
TMUX_
RLAISMON
_APSM
TMUX_
RHSLOS_A
PSM
TMUX_
RHSLOF_A
PSM
TMUX_
RHSOOF_
APSM
TMUX_
RHSILOC_
APSM