- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378215 > 82439TX (INTEL CORP) System Controller(系統(tǒng)控制器) PDF資料下載
參數(shù)資料
| 型號： | 82439TX |
| 廠商： | INTEL CORP |
| 元件分類： | 存儲控制器/管理單元 |
| 英文描述： | System Controller(系統(tǒng)控制器) |
| 中文描述： | 256M X 8, DRAM CONTROLLER, PBGA324 |
| 封裝： | BGA-324 |
| 文件頁數(shù)： | 60/83頁 |
| 文件大?。?/td> | 461K |
| 代理商： | 82439TX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當(dāng)前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
82439TX (MTXC)
E
60
PRELIMINARY
Table 17. EDO/ Standard Page Mode Performance Summary (60 ns DRAMs)
Processor Cycle Type (pipelined)
60/66 MHz
w/ four rows
60/66 MHz
w/ five rows
60/66 MHz
w/ six rows
Buffered
DRAM Type
Burst Read Page Hit
5-2-2-2
6-3-3-3
6-3-3-3
EDO
Read Row Miss
1
8-2-2-2
9-3-3-3
10-3-3-3
EDO
Read Page Miss
11-2-2-2
12-3-3-3
13-3-3-3
EDO
Back-to-Back Burst Reads Page Hit
5-2-2-2-3-2-2-2
6-3-3-3-4-3-3-3
6-3-3-3-4-3-3-3
EDO
Burst Read Page Hit
6-3-3-3
7-4-4-4
7-4-4-4
FPM
Burst Read Row Miss
1
9-3-3-3
9-4-4-4
9-4-4-4
FPM
Burst Read Page Miss
12-3-3-3
12-4-4-4
12-4-4-4
FPM
Back-to-Back Burst Read Page Hit
2,3,4
6-3-3-3-3-3-3-3
7-4-4-4-4-4-4-4
7-4-4-4-4-4-4-4
FPM
Write Page Hit
3
3
3
EDO/FPM
Write Row Miss
2,3,4
6
6
7
EDO/FPM
Write Page Miss
2,3,4
9
9
10
EDO/FPM
Posted Write
3,4
3-1-1-1
3-1-1-1
3-1-1-1
EDO/FPM
Write retire rate from Posted Write
Buffer
-2-2-2
-3-3-3
-3-3-3
EDO/FPM
Single writes
2
2
3
EDO/FPM
Reg 56h, Bit 4 (SLD)
5
0
0
0
EDO/FPM
Reg 56h, Bit 5 (FELO)
6
1
1
1
EDO
Reg 56h, Bit 5 (FELO)
6
0
0
0
FPM
Reg 58h, Bits[6:5] (DRBT)
2
1
1
EDO/FPM
Reg 58h, Bits[4:3] (DWBT)
2
1
1
EDO/FPM
Reg 58h, Bits[1:0] (DLT)
1
1
0
EDO/FPM
Reg 56h, Bit 6 (RRA)
0
0
0
EDO/FPM
NOTES:
1.
The row miss cycles assume that the new page is closed from the prior cycle. Due to the MA[13:0] to RAS#
setup requirements, if the page is open, 2 clocks are added to the leadoff.
2.
This cycle timing assumes the write buffer(DWB) is empty.
3.
Write timing is measured from the clock after BRDY# is returned to the CPU up to CAS# assertion for that
cycle.
4.
Write data is always posted as 3-1-1-1 (ADS# to BRDY#), if write buffers is available.
5.
This bit (SLD) should be set to a 1 (speculative leadoff disable) in systems with cache and to 0 in systems
without cache.
6.
When set to 1, enables fast timing for EDO timing only. Enables one HCLK pull in for page hit, page miss,
and row miss cycles.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82443MX | PCIset |
| 82443ZX | Intel㈢ 440ZX AGPset: Host Bridge/Controller |
| 82451NX | Intel 450NX PCIset |
| 82452NX | Intel 450NX PCIset |
| 82453NX | Intel 450NX PCIset |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82439TXC | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:INTEL 430HX PCISET 82439HX SYSTEM CONTROLLER (TXC) |
| 8243-A-0632-0 | 制造商:AMATOM ELECTRONIC HARDWARE 功能描述: |
| 8243-W | 功能描述:WIPE OPTICAL INDIVIDUAL PACKS RoHS:是 類別:靜電控制，ESD，無塵室產(chǎn)品 >> 處理劑，清潔劑，擦拭布 系列:- 標(biāo)準(zhǔn)包裝:100 系列:- 處理劑/清潔劑類型:清潔布 使用:電子設(shè)備 技術(shù)規(guī)格:無絨毛，微纖維 數(shù)量:100（12" L x 12" W） 包裝:袋 |
| 8243-W X(25) | 功能描述:化學(xué)物質(zhì) OPTICAL WIPE 25 PER BOX RoHS:否 制造商:3M Electronic Specialty 產(chǎn)品:Adhesives 類型:Epoxy Compound 大小:1.7 oz 外殼:Plastic Tube |
| 8243-WX25 | 功能描述:WIPE OPTICAL INDIVIDUAL PACKS RoHS:是 類別:靜電控制，ESD，無塵室產(chǎn)品 >> 處理劑，清潔劑，擦拭布 系列:- 標(biāo)準(zhǔn)包裝:100 系列:- 處理劑/清潔劑類型:清潔布 使用:電子設(shè)備 技術(shù)規(guī)格:無絨毛，微纖維 數(shù)量:100（12" L x 12" W） 包裝:袋 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。