- 您現在的位置：買賣IC網 > PDF目錄361795 > W83C554F W83C554F Highly Integrated System I/O Controller for Power PC TM (South Bridge) & UltraDMA/33 IDE Controller QFP 208 PDF資料下載
參數資料
| 型號： | W83C554F |
| 英文描述： | W83C554F Highly Integrated System I/O Controller for Power PC TM (South Bridge) & UltraDMA/33 IDE Controller QFP 208 |
| 中文描述： | W83C554F高度集成的系統(tǒng)的I / O控制器的Power PC商標（南橋） |
| 文件頁數： | 136/159頁 |
| 文件大?。?/td> | 3991K |
| 代理商： | W83C554F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁當前第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
W83C553F
4.4.3
(Base Address Register 4 value + offset: 07h-04h, 0Fh-0Ch)
These registers contain the starting address of the first Physical Region Descriptor Table in memory which applies to cases
where the W83C553F is functioning as a PCI bus master with one or more multi-word DMA mode disk drives. Bits 31
through 2 define a double word aligned address in memory. Bits 1 and 0 are reserved and will be ignored on writes and read
as 00b. The information in the descriptor table controls where the data is transferred to/from in system memory, how much
data is transferred and when the transfer is complete.
The descriptor table is composed of one or more Physical Region Descriptors. Each entry is two double words (8 bytes) and
is defined below.
Table 4-6
.
Physical Region Descriptor
Electrical Specifications
WINBOND SYSTEMS LABORATORY
133
Primary/Secondary PRD Table
Data Bits
Dword
31
16
15
0
0
Memory Region Physical Base Address (31:2)
00
1
EOT
Reserved
Byte Count
The Memory Region Physical Base Address specifies a word aligned address in memory that the bus master will transfer data
to/from.
The byte count specifies the number of bytes of data to transfer to this region of memory. The byte count is required to be
even (D0=0b). The maximum number of bytes defined in one descriptor entry is 64K which is selected by a value of 00h.
The number of bytes specified must not cause the memory region specified to cross a 64K boundary.
Bit 31 of double word 1 is the End Of Table flag. Bus master operation terminates upon completion of the descriptor entry
that has EOT set.
The Physical Region Descriptor Table cannot cross a 64K memory boundary.
相關PDF資料 |
PDF描述 |
|---|---|
| W83L519D | Peripheral Miscellaneous |
| W86C451 | UART |
| W86C452 | UART |
| W86F3448D | LC86F3548A |
| W86F3448M | LC86F3548A |
相關代理商/技術參數 |
參數描述 |
|---|---|
| W83C554FY | 制造商:Nuvoton Technology Corp 功能描述:I/O Controller Phase Controller 制造商:Nuvoton Technology 功能描述:I/O Controller Phase Controller |
| W83E14 | 制造商:OMRON INDUSTRIAL AUTOMATION 功能描述:SYSMAC-C20 MANUAL DX CODE ZA |
| W83L177R | 制造商:WINBOND 制造商全稱:Winbond 功能描述:100MHZ 2-DIMM SDRAM BUFFER FOR NOTEBOOK |
| W83L197R-16 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:2-CHIP 100MHZ CLOCK FOR BX NOTEBOOK |
| W83L351 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:ExpressCard⑩ Power Interface Switch |
發(fā)布緊急采購，3分鐘左右您將得到回復。