- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377657 > LR4500 (LSI Corporation) Superscalar Microprocessor(超標量微處理器) PDF資料下載
參數(shù)資料
| 型號： | LR4500 |
| 廠商： | LSI Corporation |
| 英文描述： | Superscalar Microprocessor(超標量微處理器) |
| 中文描述： | 超標量微處理器（超標量微處理器） |
| 文件頁數(shù)： | 77/172頁 |
| 文件大?。?/td> | 1142K |
| 代理商： | LR4500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
External Interfaces
5-7
LADSn
Lbus Address Strobe
This signal strobes the Lbus addresses. The bus master
asserts it at the first LCLKp cycle of a transaction. When
the LR4500 asserts LHLDAp and grants bus ownership
to an Lbus master device, the master device inputs this
signal to the LR4500. When the LR4500 is the bus
master, it inputs this signal to the Lbus device. The
initiating device must synchronize this signal to the Lbus
clock, LCLKp.
Bidirectional
LBEn[3:0]
Lbus Byte Enable Signals
The master device drives these signals active (LOW), to
enable data on the Lbus, as shown below. The read/write
signal, LRDn, controls the direction of data flow. Byte
operations, that is operations where individual bytes are
selected, occur only during write transactions.
Bidirectional
LCHALFn
Lbus Clock Speed
This signal sets the clock speed for the Lbus. When a
device on the Lbus drives this signal HIGH, it divides the
SCbus clock (SCLKp) by two, and the LR4500 outputs a
clock signal (LCLKp) that is one half the frequency of
SCLKp. When the signal is LOW, it divides the SCLKp by
four, and the LR4500 outputs LCLKp at one quarter the
frequency of SCLKp.
Input
LCLKp
Lbus Clock
This output is derived from the SCbus clock, SCLKp.
Lbus clock rate is either half or quarter the clock rate of
SCLKp, depending on the state of the LCHALFn input to
the LR4500.
Output
LCRESETn
LCLK Divider Reset
LSI Logic uses this signal for testing. You can deassert
the signal by strapping it HIGH.
Input
Byte Enable Signal
Byte Bits
Byte Number
LBEn 3
LBEn 2
LBEn 1
LBEn 0
LDp[31:24]
LDp[23:16]
LDp[15:8]
LDp[7:0]
Byte 3
Byte 2
Byte 1
Byte 0
相關PDF資料 |
PDF描述 |
|---|---|
| LRC1220LTC750.025R | Fractional Ohm |
| LRC | Fractional Ohm |
| LRC1220H | Fractional Ohm |
| LRC1220HTC1000.025R | Fractional Ohm |
| LRC1220HTC1000.05R | Fractional Ohm |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LR4-550 | 功能描述:可復位保險絲 5.5A 20V 100A Imax RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550F | 功能描述:可復位保險絲 5.5A 20V 100A Imax RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550R | 功能描述:可復位保險絲 RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550R-2 | 功能描述:可復位保險絲 LR4-550R-2 RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550RAF | 功能描述:可復位保險絲 5.5A STRAP Polyswitch PTC RESET RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
發(fā)布緊急采購，3分鐘左右您將得到回復。