參數(shù)資料
型號: DSP16410
元件分類: 數(shù)字信號處理
英文描述: 16-bit fixed point DSP with Flash
中文描述: 具有閃存的 16 位定點 DSP
文件頁數(shù): 4/373頁
文件大?。?/td> 5643K
代理商: DSP16410
第1頁第2頁第3頁當前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
List of Tables
Table
Page
Data Addendum
May 2001
DSP16410C Digital Signal Processor
Agere Systems Inc.
4
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Table 9.
Table 10. Power Sequencing Recommendations...................................................................................................22
Table 11. Reference Voltage Level for Timing Characteristics and Requirements for Inputs and Outputs.............24
Table 12. PLL Requirements..................................................................................................................................25
Table 13. Wake-Up Latency....................................................................................................................................25
Table 14. Timing Requirements for Input Clock......................................................................................................26
Table 15. Timing Characteristics for Input Clock and Output Clock........................................................................26
Table 16. Timing Requirements for Powerup and Device Reset.............................................................................27
Table 17. Timing Characteristics for Device Reset.................................................................................................27
Table 18. Timing Requirements for Reset Synchronization Timing........................................................................28
Table 19. Timing Requirements for JTAG I/O .........................................................................................................29
Table 20. Timing Characteristics for JTAG I/O........................................................................................................29
Table 21. Timing Requirements for Interrupt and Trap ...........................................................................................30
Table 22. Timing Requirements for BIO Input Read...............................................................................................31
Table 23. Timing Characteristics for BIO Output ....................................................................................................31
Table 24. Timing Characteristics for Memory Enables and
ERWN
........................................................................32
Table 25. Timing Requirements for EREQN...........................................................................................................33
Table 26. Timing Characteristics for EACKN and SEMI Bus Disable.....................................................................33
Table 27. Timing Requirements for Asynchronous Memory Read Operations.......................................................34
Table 28. Timing Characteristics for Asynchronous Memory Read Operations.....................................................34
Table 29. Timing Characteristics for Asynchronous Memory Write Operations .....................................................35
Table 30. Timing Requirements for Synchronous Read Operations.......................................................................36
Table 31. Timing Characteristics for Synchronous Read Operations.....................................................................36
Table 32. Timing Characteristics for Synchronous Write Operations .....................................................................37
Table 33. Timing Requirements for ERDY Pin........................................................................................................38
Table 34. Timing Requirements for PIU Data Write Operations.............................................................................39
Table 35. Timing Characteristics for PIU Data Write Operations............................................................................39
Table 36. Timing Requirements for PIU Data Read Operations.............................................................................40
Table 37. Timing Characteristics for PIU Data Read Operations............................................................................40
Table 38. Timing Requirements for PIU Register Write Operations .......................................................................41
Table 39. Timing Characteristics for PIU Register Write Operations......................................................................41
Table 40. Timing Requirements for PIU Register Read Operations.......................................................................42
Table 41. Timing Characteristics for PIU Register Read Operations......................................................................42
Table 42. Timing Requirements for SIU Passive Frame Mode Input......................................................................43
Table 43. Timing Requirements for SIU Passive Channel Mode Input...................................................................43
Table 44. Timing Requirements for SIU Passive Frame Mode Output ...................................................................44
Table 45. Timing Characteristics for SIU Passive Frame Mode Output..................................................................44
Table 46. Timing Requirements for SIU Passive Channel Mode Output................................................................45
Table 47. Timing Characteristics for SIU Passive Channel Mode Output...............................................................45
Table 48. Timing Requirements for SCK External Clock Source............................................................................46
Table 49. Timing Requirements for SIU Active Frame Mode Input.........................................................................47
Table 50. Timing Characteristics for SIU Active Frame Mode Input .......................................................................47
Table 51. Timing Requirements for SIU Active Channel Mode Input......................................................................48
Device Identifiers.......................................................................................................................................1
208-Ball PBGA Ball Assignments Sorted Alphabetically by Symbol.........................................................8
256-Ball EBGA Ball Assignments Sorted Alphabetically by Symbol.......................................................11
Absolute Maximum Ratings for Supply Pins...........................................................................................13
Recommended Operating Conditions.....................................................................................................14
Package Thermal Considerations...........................................................................................................14
Electrical Characteristics and Requirements..........................................................................................15
Internal Power Dissipation at 1.575 V.....................................................................................................19
I/O Power Dissipation at 3.3 V ................................................................................................................20
相關(guān)PDF資料
PDF描述
DSP25-16AR Phase-leg Rectifier Diode
DSP25 Phase-leg Rectifier Diode
DSP25-12A Phase-leg Rectifier Diode
DSP25-12AT Phase-leg Rectifier Diode
DSP25-16A Phase-leg Rectifier Diode
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DSP16410C 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP1629 Digital Signal Processor
DSP16410CG 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor
DSP16411 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor
DSP1643 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC
DSP1648C 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set