- 您現在的位置：買賣IC網 > PDF目錄377000 > DSP16410 16-bit fixed point DSP with Flash PDF資料下載
參數資料
| 型號： | DSP16410 |
| 元件分類： | 數字信號處理 |
| 英文描述： | 16-bit fixed point DSP with Flash |
| 中文描述： | 具有閃存的 16 位定點 DSP |
| 文件頁數： | 214/373頁 |
| 文件大?。?/td> | 5643K |
| 代理商： | DSP16410 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁當前第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
Data Sheet
June 2001
DSP16410B Digital Signal Processor
158
Agere Systems—Proprietary
Use pursuant to Company instructions
Agere Systems Inc.
4 Hardware Architecture
(continued)
4.16 Serial Interface Unit (SIU)
(continued)
4.16.4 Basic Output Processing
(continued)
The DMAU or either of the cores writes output data into
SODR
(serial output data register). See
Figure 40 on
page 152
. If
SODR
is empty, the SIU clears the SODV
flag (serial output data valid,
STAT
[3]—
Table 116 on
page 194
). This indicates that a core or the DMAU can
write new data to
SODR
. The following describes the
sequence of events that follow this condition:
1. The SIU signals the DMAU that it is ready to accept
new data. If the OINTSEL[1:0] field
(
SCON10
[14:13]) equals two, the SIU generates the
SOINT interrupt signal to both cores.
2. The DMAU or one of the cores writes
SODR
with
new data.
3. The SIU sets SODV to indicate that
SODR
is full.
4. At the beginning of the time slot for the next active
channel (on an activating edge of the output bit
clock), the SIU transfers the contents of
SODR
to the
16-bit output shift register, clears SODV, and drives
the first data bit onto SOD. While transferring the
data from
SODR
to the output shift register, the SIU
formats the data (μ-law, A-law, or no modification)
according to the value of the OFORMAT[1:0] field
(
SCON0
[9:8]—see
Table 101 on page 182
). Based
on the value of the OMSB field (
SCON0
[10]), the
SIU shifts the data out LSB-first or MSB-first. Based
on the value of the OSIZE[1:0] field (
SCON0
[12:11]),
the SIU drives 4, 8, 12, or 16 bits of the data in the
output shift register onto SOD. If OSIZE[1:0] is pro-
grammed to select a data size of 4, 8, or 12 bits, the
data must be right-justified (placed in the least signif-
icant bits) of the 16-bit
SODR
register.
Output buffer underflow can occur if the DMAU or core
does not write new data into
SODR
before the contents
of
SODR
is to be transferred to the output shift register.
Specifically, an output buffer underflow occurs if all
three of the following conditions exist:
SODR
is empty (SODV = 0).
The output shift register is empty.
The time slot for an active channel is pending.
If output buffer underflow occurs, the SIU sets the
OUFLOW field (
STAT
[7]) and continues to output the
old data in
SODR
(repeats step 4) for any active chan-
nels until the DMAU or core writes new data to
SODR
.
If the OINTSEL[1:0] field (
SCON10
[14:13]) equals
three, the SIU asserts the SOINT interrupt to notify the
cores of the underflow condition.
4.16.5 Clock and Frame Sync Generation
Generation of the SIU bit clocks (SICK and SOCK) and
frame syncs (SIFS and SOFS) can be active or pas-
sive. In active mode, these signals can be derived
from the DSP clock, CLK, or from an external clock
source applied to the SCK pin. In either case, the
active clock source is divided down by a programmable
clock divider to generate the desired bit clock and
frame sync frequencies. In passive mode, the external
clock source applied to the SICK pin is used directly as
the input bit clock, the signal applied to SIFS is used
directly as the input frame sync, the clock source
applied to the SOCK pin is used directly as the output
bit clock, and the signal applied to SOFS is used as the
output frame sync. All of the bit fields that control bit
clock and frame sync generation are summarized in
Table 90 on page 161
.
The input section and the output section of each SIU
operate independently and require individual clock
sources to be specified.
Note:
The combination of passive input bit clock and
active input frame sync is not supported, and the
combination of passive output bit clock and
active output frame sync is not supported. If the
combination of an active bit clock and a passive
frame sync is selected, the frame sync must be
derived from the bit clock and must meet the tim-
ing requirements specified in
Section 11.11
.
The default operation specifies that the SIU clocks
input data bits from SID on the falling edge of SICK and
drive output data bits onto SOD on the rising edge of
SOCK. The DSP16410B can invert the polarity (active
level) of the SICK pin by setting the ICKK field
(
SCON10
[3]—see
Table 111 on page 188
) and the
polarity (active level) of the SOCK pin by setting the
OCKK field (
SCON10
[7]). The SIU can generate one
or both bit clocks internally (active) or externally
(passive). Setting the ICKA field (
SCON10
[2]) puts
SICK into active mode, and setting the OCKA field
(
SCON10
[6]) puts SOCK into active mode.
相關PDF資料 |
PDF描述 |
|---|---|
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
| DSP25-12A | Phase-leg Rectifier Diode |
| DSP25-12AT | Phase-leg Rectifier Diode |
| DSP25-16A | Phase-leg Rectifier Diode |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DSP16410C | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP1629 Digital Signal Processor |
| DSP16410CG | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor |
| DSP16411 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor |
| DSP1643 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DSP1648C | 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set |
發(fā)布緊急采購，3分鐘左右您將得到回復。