- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP16410 16-bit fixed point DSP with Flash PDF資料下載
參數(shù)資料
| 型號： | DSP16410 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 16-bit fixed point DSP with Flash |
| 中文描述： | 具有閃存的 16 位定點 DSP |
| 文件頁數(shù)： | 318/373頁 |
| 文件大?。?/td> | 5643K |
| 代理商： | DSP16410 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁當(dāng)前第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
Data Sheet
June 2001
DSP16410B Digital Signal Processor
262
Agere Systems—Proprietary
Use pursuant to Company instructions
Agere Systems Inc.
8 Signal Descriptions
(continued)
8.6 PIU Interface
The host interface to the PIU consists of 29 pins.
PD[15:0]—16-Bit Bidirectional, Parallel Data Bus:
Input/output. During host data reads, the DSP16410B
drives the data contained in the PIU output data regis-
ter (
PDO
) onto this bus. During host data writes, data
driven by the host onto this bus is latched into the PIU
input data register (
PDI
). If the PIU is not selected by
the host (PCSN is high), PD[15:0] is 3-state.
PADD[3:0]—PIU 4-Bit Address and Control:
Input. The 4-bit address input that is driven by the host
to select between various PIU registers and to issue
PIU commands. Refer to
Section 4.15.5 on page 144
for details. If unused, these input pins should be tied
low.
POBE—PIU Output Buffer Empty Flag:
Output. This
status pin directly reflects the state of the PIU output
data register (
PDO
). If POBE = 0, the
PDO
register
contains data ready for the host to read. If POBE = 1,
the
PDO
register is empty and there is no data for the
host to read. The host can read the state of this pin
anytime PCSN is asserted low. The state of this pin is
also reflected in the POBE field of the
PCON
register.
PIBF—PIU Input Buffer Full Flag:
Output. This sta-
tus pin directly reflects the state of the PIU input data
register (
PDI
). If PIBF = 0,
PDI
is empty and the host
can safely write another word to the PIU. If PIBF = 1,
PDI
is full with the previous word that was written by the
host. If the host issues another write to the PIU while
PIBF = 1, the previous data in
PDI
is overwritten. The
host can read this pin anytime PCSN is asserted low.
The state of this pin is also reflected in the PIBF field
(
PCON
[1]—
Table 73 on page 133
).
PRDY—PIU Host Ready:
Output. This status pin
directly reflects the state of the previous PIU host trans-
action. It is used by the host to extend the current
access until the previous access is complete. The
active state of this pin is determined by the state of the
PRDYMD pin. The state of PRDY is valid only if the PIU
is activated, i.e., if PSTRN is asserted. (See
Section 4.15.2.1 on page 137
for a definition of
PSTRN.)
If PRDYMD = 0, PRDY is active-low. If PRDY = 0,
the previous host read or host write is complete, and
the host can continue with the current read or write
transaction. If PRDY = 1, the previous PIU read or
write is still in progress (
PDI
is still full or
PDO
is still
empty) and the host must extend the current access
until PRDY = 0.
If PRDYMD = 1, PRDY is active-high. If PRDY = 1,
the previous host read or host write is complete, and
the host can continue with the current read or write
transaction. If PRDY = 0, the previous PIU read or
write is still in progress (
PDI
is still full or
PDO
is still
empty) and the host must extend the current access
until PRDY = 1.
PINT—PIU Interrupt:
Output. Can be set by the
DSP16410B to generate a host interrupt. If a core sets
the PINT field (
PCON
[3]—
Table 73 on page 133
), the
PIU drives the PINT pin high to create a host interrupt.
After the host acknowledges the interrupt, it must clear
the PINT field (
PCON
[3]).
PRDYMD—PIU Ready Pin Mode:
Input. Determines
the active state of the PRDY pin. Refer to the PRDY pin
description above. If unused, PRDYMD should be tied
low.
PODS—PIU Output Data Strobe:
Input. Function is
dependent upon the host type (Intelor Motorola). If
unused, PODS must be tied high:
Intelmode: In this mode, PODS functions as an out-
put data strobe and must be connected to the host
active-low read data strobe. The host read transac-
tion is initiated by the assertion (low) of PCSN and
PODS. It is terminated by the deassertion (high) of
PCSN or PODS.
Motorolamode: In this mode, PODS functions as a
data strobe and must be connected to the host data
strobe. The active level of PODS (active-high or
active-low) is determined by the state of the PIDS
pin. A host read or write transaction is initiated by
the assertion of PCSN and PODS. It is terminated
by the deassertion of PCSN or PODS.
PIDS—PIU Input Data Strobe:
Input. Function is
dependent upon the host type (Intelor Motorola). If
unused, PIDS must be tied high:
Intelmode: In this mode, PIDS functions as an input
data strobe and must be connected to the host
active-low write data strobe. The host write transac-
tion is initiated by the assertion (low) of PCSN and
PIDS. It is terminated by the deassertion (high) of
PCSN or PIDS.
Motorolamode: In this mode, the state of PIDS
determines the active level of the host data strobe,
PODS. If PIDS = 0, PODS is an active-high data
strobe. If PIDS = 1, PODS is an active-low data
strobe.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
| DSP25-12A | Phase-leg Rectifier Diode |
| DSP25-12AT | Phase-leg Rectifier Diode |
| DSP25-16A | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP16410C | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP1629 Digital Signal Processor |
| DSP16410CG | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor |
| DSP16411 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor |
| DSP1643 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DSP1648C | 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。