- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP16410 16-bit fixed point DSP with Flash PDF資料下載
參數(shù)資料
| 型號： | DSP16410 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 16-bit fixed point DSP with Flash |
| 中文描述： | 具有閃存的 16 位定點 DSP |
| 文件頁數(shù)： | 142/373頁 |
| 文件大小： | 5643K |
| 代理商： | DSP16410 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁當前第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁
Data Sheet
June 2001
DSP16410B Digital Signal Processor
86
Agere Systems—Proprietary
Use pursuant to Company instructions
Agere Systems Inc.
4 Hardware Architecture
(continued)
4.13 Direct Memory Access Unit
(DMAU)
(continued)
4.13.5 Single-Word Transfer Channels (SWT)
The DMAU provides a total of four SWT channels.
SWT0 and SWT1 are dedicated to SIU0, and SWT2
and SWT3 are dedicated to SIU1. Each SWT channel
is bidirectional and can transfer data to/from either
TPRAM0, TPRAM1, or external memory as defined by
the associated channel’s source and destination
address registers (
SADD
0—3
and
DADD
0—3
).
Two SWT channels are dedicated to each SIU so that
data from a single SIU can be routed to separate mem-
ory spaces at any time. Each SIU’s
ICIX
0—1
and
OCIX
0—1
control registers define the mapping of
serial port data to one of the two SWT channels dedi-
cated to that SIU. For example, this provides a method
for routing logical channel data on a TDM bit stream
to/from either TPRAM on a time-slot basis.
If a specific SIU issues a request for service (input
buffer full or output buffer empty), an SWT channel per-
forms a
transaction
. SWT channels provide both
source and destination transfers. A
source transac-
tion
is defined as a read from DSP16410B memory
and write to an SIU output register with the update of
the appropriate DMAU registers. A
destination trans-
action
is defined as the read of an SIU input register
and write to DSP16410B memory with the update of
the appropriate DMAU registers. For a specific SWT
channel, the size and structure of the data to be trans-
ferred to/from the SIU must be the same. As an alter-
native, the source or destination transfer for a specific
channel can be disabled, allowing separate DMAU
channels to be used for the source and destination
transfers. For example, SWT0 can be used to service
SIU0 input and SWT1 for SIU0 output.
The DMAU supports address and counter hardware for
one- and two-dimensional memory accesses for each
SWT channel. The basic data structure is called an
array
, which consists of
columns
(or buffers) and
rows
(or elements). An array can be traversed in either row-
major (two-dimensional array) or column-major (one-
dimensional array) order, as defined by the DMAU con-
trol registers for that channel (
CTL
0—3
—
Table 34 on
page 73
). Each SWT channel has two dedicated inter-
rupt signals; one to represent the status of a source
transfer and another to represent the status of a desti-
nation transfer. These signals can be used to create
interrupt sources to either core. (See
Section 4.13.7
for details.)
The SIGCON[2:0] field (
CTL
0—3
[3:1]) registers
define the exact meaning associated with
both
the
source and destination transfer interrupts. See
Table 50 on page 91
for a list of DMAU interrupts and
Table 34 on page 73
for the
CTL
0—3
bit field defini-
tions.
The following steps are taken during a
source
transaction
:
1. One of the cores sets the appropriate SRUN[3:0]
field (
DMCON0
[3:0]—
Table 31 on page 70
) to ini-
tiate transfers.
2. If the SIU 16-bit output data register (
SODR
) is
empty, the SIU requests data from the DMAU. The
DMAU reads one data word over the Z-bus from the
appropriate DSP16410B memory location using the
SWT channel’s source address register,
SADD
0—3
.
3. The DMAU transfers the data word to the corre-
sponding
SODR
register
over the peripheral data
bus, DDO.
4. The DMAU updates the SWT channel’s source
address register,
SADD
0—3
, and the source
counter register,
SCNT
0—3
.
5. The DMAU can generate a core interrupt, based on
the value of the SIGCON[2:0] field (
CTL
0—3
[3:1]).
6. If this is not the last location of the source array
(
SCNT
0—3
≠
LIM
0—3
), the DMAU returns to
step 2. If this is the last location of the source array:
If the AUTOLOAD field (
CTL
0—3
[0]—
Table 34
on page 73
) is cleared, the DMAU clears
SCNT
0—3
, clears the corresponding
SRUN[3:0] field (
DMCON0
[3:0]—
Table 31 on
page 70
), and terminates the source transfer.
If the AUTOLOAD field is set:
—The DMAU reloads
SADD
0—3
with the value
in the source base address register,
SBAS
0—3
.
—The DMAU clears the value in the source
counter register
(
SCNT
0—3
is written with 0).
—The DMAU initiates a new source transfer with-
out core intervention.
The steps taken for a
destination transaction
are:
1. One of the cores sets the appropriate DRUN[3:0]
field (
DMCON0
[7:4]) to initiate transfers.
2. If the SIU 16-bit input data register (
SIDR
) is full, the
SIU requests that the DMAU read the data. After the
DMAU acknowledges the request, the SIU places
the contents of
SIDR
onto the data bus (DSI).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
| DSP25-12A | Phase-leg Rectifier Diode |
| DSP25-12AT | Phase-leg Rectifier Diode |
| DSP25-16A | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP16410C | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP1629 Digital Signal Processor |
| DSP16410CG | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16410CG Digital Signal Processor |
| DSP16411 | 制造商:AGERE 制造商全稱:AGERE 功能描述:DSP16411 Digital Signal Processor |
| DSP1643 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| DSP1648C | 制造商:AGERE 制造商全稱:AGERE 功能描述:Host-Based Controller V.92 Modem Chip Set |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。