參數(shù)資料
型號: Am79C965A
廠商: Advanced Micro Devices, Inc.
英文描述: PCnet?-32 Single-Chip 32-Bit Ethernet Controller
中文描述: PCnet?-32單芯片32位以太網(wǎng)控制器
文件頁數(shù): 24/228頁
文件大?。?/td> 1681K
代理商: AM79C965A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
24
Am79C965A
TXDAT
Transmit Data
TXDAT is an output, providing the serial bit stream for
transmission, including preamble, SFD data and FCS
field, if applicable.
Input/Output
Note that the TxDAT pin is multiplexed with the A31 pin.
TXEN
Transmit Enable
TXEN is an output, providing an enable signal for trans-
mission. Data on the TXDAT pin is not valid unless the
TXEN signal is HIGH.
Input/Output
Note that the TXEN pin is multiplexed with the A30 pin.
STDCLK
Serial Transmit Data Clock
STDCLK is an input, providing a clock signal for MAC
activity, both transmit and receive. Rising edges of the
STDCLK can be used to validate TXDAT output data.
Input
The STDCLK pin is multiplexed with the A29 pin.
Note that this signal must meet the frequency stability
requirement of the ISO 8802-3 (IEEE/ANSI 802.3)
specification for the crystal.
CLSN
Collision
CLSN is an input, indicating to the core logic that a
collision has occurred on the network.
Input/Output
Note that the CLSN pin is multiplexed with the A28 pin.
RXCRS
Receive Carrier Sense
RXCRS is an input. When this signal is HIGH, it indi-
cates to the core logic that the data on the RXDAT input
pin is valid.
Input/Output
Note that the RXCRS pin is multiplexed with the A27
pin.
SRDCLK
Serial Receive Data Clock
SRDCLK is an input. Rising edges of the SRDCLK sig-
nal are used to sample the data on the RXDAT input
whenever the RXCRS input is HIGH.
Input/Output
Note that the SRDCLK pin is multiplexed with the A26
pin.
RXDAT
Receive Data
RXDAT is an input. Rising edges of the SRDCLK signal
are used to sample the data on the RXDAT input when-
ever the RXCRS input is HIGH.
Input/Output
Note that the RXDAT pin is multiplexed with the A25
pin.
IEEE 1149.1 Test Access Port Interface
TCK
Test Clock
The clock input for the boundary scan test mode opera-
tion. TCK can operate up to 10 MHz. If left
unconnected, this pin has a default value of HIGH.
TDI
Test Data Input
The test data input path to the PCnet-32 controller. If
left unconnected, this pin has a default value of HIGH.
TDO
Test Data Output
The test data output path from the PCnet-32 controller.
TDO is floated when the JTAG port is inactive.
TMS
Test Mode Select
A serial input bit stream is used to define the specific
boundary scan test to be executed. If left unconnected,
this pin has a default value of HIGH.
Power Supply Pins
AVDD
Analog Power (4 Pins)
There are four analog +5 Volt supply pins. Special
attention should be paid to the printed circuit board
layout to avoid excessive noise on these lines. Refer to
Appendix B and the
PCnet Family Technical Manual
(PID# 18216A)
for details.
AVSS
Analog Ground (2 Pins)
There are two analog ground pins. Special attention
should be paid to the printed circuit board layout to
avoid excessive noise on these lines. Refer to
Appendix B and the
PCnet Family Technical Manual
for
details.
DVDD
Digital Power (3 Pins)
There are 3 digital power supply pins (DVDD1, DVDD
2, and DVDD3) used by the internal digital circuitry.
DVDDCLK
Digital Power Clock (1 Pin)
This pin is used to supply power to the clock buffering
circuitry.
Input
Input
Output
Input
Power
Power
Power
Power
相關(guān)PDF資料
PDF描述
AM79C970AKCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970A PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AVCW PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970 PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM79C965AWW WAF 制造商:Advanced Micro Devices 功能描述:
AM79C970 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus
AM79C970A 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product
AM79C970AKC 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product