- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366550 > Am79C965A (Advanced Micro Devices, Inc.) PCnet?-32 Single-Chip 32-Bit Ethernet Controller PDF資料下載
參數(shù)資料
| 型號： | Am79C965A |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | PCnet?-32 Single-Chip 32-Bit Ethernet Controller |
| 中文描述： | PCnet？-32單芯片32位以太網(wǎng)控制器 |
| 文件頁數(shù)： | 122/228頁 |
| 文件大?。?/td> | 1681K |
| 代理商： | AM79C965A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁當(dāng)前第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
122
Am79C965A
By default, after H_RESET, the 4 LED outputs are
configured as shown in Table 40.
Table 40. LED Configuration
For each LED register, each of the status signals is
ANDed with its enable signal, and these signals are all
OR
’
d together to form a combined status signal. Each
LED pin
’
s combined status signal runs to a pulse
stretcher, which consists of a 3-bit shift register clocked
at 38 Hz (26 ms). The data input of each shift register
is normally at logic 0. The OR gate output for each LED
register asynchronously sets all three bits of its shift
register when the output becomes asserted. The
inverted output of each shift register is used to control
an LED pin. Thus the pulse stretcher provides 2
–
3
clocks of stretched LED output, or 52 ms to 78 ms.
Figure 37 shows the LED signal circuit that exists for
each LED pin.
Figure 37. On-Chip LED Control Logic
H_RESET, S_RESET and STOP
There are three different types of RESET operations
that may be performed on the PCnet-32 device,
H_RESET, S_RESET and STOP. These names have
been used throughout the document. The following is a
description of each type of RESET operation:
H_RESET
H_RESET= HARDWARE_RESET is a PCnet-32
RESET operation that has been created by the proper
assertion of the RESET pin of the PCnet-32 device.
When the minimum pulse width timing as specified in
the RESET pin description has been satisfied, then an
internal RESET operation will be performed.
H_RESET will RESET all of or some portions of CSR0,
3, 4, 15, 58, 80, 82, 100, 112, 114, 122, 124 and 126 to
default values; H_RESET will RESET all of or some
portions of BCR 2, 4, 5, 6, 7, 18, 19, 20, 21 to default
values. H_RESET will cause the microcode program to
jump to its RESET state. Following the end of the
H_RESET operation, the PCnet-32 controller will
attempt to read the EEPROM device through the
EEPROM microwire interface. The H_RESET
operation will unconditionally cause all INTR pins to
become inactive. (Note that there may be either 2 or 4
INTR pins, depending upon the JTAGSEL pin setting.)
The H_RESET operation will unconditionally cause the
HOLD signal to become de-asserted.
H_RESET will reset T-MAU to Link Fail state.
H_RESET is generated by proper assertion of either
the RESET or RESET pin, depending upon the mode
that has been selected through the LB/VESA pin.
S_RESET
S_RESET = SOFTWARE_RESET is a PCnet-32
RESET operation that has been created by a read ac-
cess to the RESET REGISTER which is located at
offset 14h from the PCnet-32 controller I/O base
address.
LED
Output
Default
Interpretation
Default
Drive
Enable
Default
Output
Polarity
LNKST
Link Status
Enabled
Active LOW
LED1
Receive
Enabled
Active LOW
LED2
Receive Polarity
Enabled
Active LOW
LEDPRE3
Transmit
Enabled
Active LOW
LNKST
LNKST E
RCVM
RCVM E
XMT
XMT E
RXPOL
RXPOL E
RCV
RCV E
JAB
JAB E
COL
COL E
To
Pulse
Stretcher
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM79C970AKCW | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970AKC | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970A | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970AVCW | PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970 | PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM79C965AWW WAF | 制造商:Advanced Micro Devices 功能描述: |
| AM79C970 | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus |
| AM79C970A | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970AKC | 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。